特許
J-GLOBAL ID：200903038715546763
フラッシュメモリのための再写像制御方法及びこれによるフラッシュメモリの構造
発明者：
,
出願人/特許権者：
代理人 (1件)：
志賀 正武 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-123320
公開番号（公開出願番号）：特開2002-123421
出願日： 2001年04月20日
公開日（公表日）： 2002年04月26日
要約：
【要約】【課題】 部分記録回数を最小化しつつ、ブロック及びユニットの状態を記録かつ処理できるフラッシュメモリの再写像制御方法及びこれによるフラッシュメモリの構造を提供する。【解決手段】 本発明によるフラッシュメモリの再写像制御方法は、所定ブロックに対する写像情報に基づき、所定の物理的なユニットを見つける段階と、見つかった物理的なユニットに所定ブロックが有効な状態で存在すれば、物理的なユニットでブロックの状態が未定である他のブロックを見つける段階と、他のブロックの状態を所定ブロックに設定されている状態の次の状態に変更する段階と、他のブロックに、新しいデータと論理的なブロック番号と同一の付加情報を記録する段階と、所定ブロックの状態を削除状態に変更する段階と、を含むことを特徴とする。
請求項（抜粋）：
少なくとも一つのブロックを備えているユニット単位で領域が区切られたフラッシュメモリの再写像制御方法において、所定ブロックに対する写像情報に基づき、所定の物理的なユニットを見つける段階と、前記見つかった物理的なユニットに前記所定ブロックが有効な状態で存在すれば、前記物理的なユニットでブロックの状態が未定である他のブロックを見つける段階と、前記他のブロックの状態を前記所定ブロックに設定されている状態の次の状態に変更する段階と、前記他のブロックに、新しいデータと論理的なブロック番号と同一の付加情報を記録する段階と、前記所定ブロックの状態を削除状態に変更する段階と、を含むことを特徴とするフラッシュメモリに対する再写像制御方法。
IPC (5件)：
G06F 12/02 510
, G06F 12/00 542
, G06F 12/00 597
, G06F 12/16 340
, G11C 16/02
G06F 12/02 510 A
, G06F 12/00 542 L
, G06F 12/00 597 U
, G06F 12/16 340 P
, G11C 17/00 601 B
, G11C 17/00 601 E
5B018GA04
, 5B018HA23
, 5B018NA06
, 5B025AD01
, 5B025AE01
, 5B025AE08
, 5B060AA02
, 5B060AA06
, 5B060AA14
, 5B082CA01
, 5B082JA06
