特許

J-GLOBAL ID：200903038742269380

単一電子素子

発明者： 川浦 久雄 ,  阪本 利司
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 松浦 兼行
公報種別：公開公報
出願番号（国際出願番号）：特願平8-163959
公開番号（公開出願番号）：特開平10-012895
出願日： 1996年06月25日
公開日（公表日）： 1998年01月16日
要約：

【要約】【課題】 従来は、トンネルバリアとして細線端に形成される電位バリアを用いるが、高温動作に限界がある。【解決手段】 不純物を1018〜1020cm-3程度含むSOI基板内の、厚さ数Åから数百Åの半導体層107をパターニングし、プラズマエッチングなどを用いてソース101及びドレイン103を形成すると共に、これらソース101とドレイン103間に幅数Åから数百Å、長さ数Åから数百Å程度の細線104を形成する。細線中央部には104a、104bで示す2か所に数Åから数百Å程度の幅の狭い領域を設け、この2つの領域に挟まれた領域をアイランド109とする。アイランド109上には絶縁膜108を介してゲート102が設けられる。ゲート102に電圧を印加することにより、2つの狭い電位バリアに挟まれたアイランド109を形成できる。

請求項（抜粋）：

基板上に埋め込み絶縁膜及び半導体層が積層され、該半導体層がドレイン及びソースとそれらの間の細線からなる構成とされた単一電子素子において、前記細線を電気的に縮退する程度の不純物を導入し、かつ、複数の電気的バリア領域に挟まれた少なくとも一つのアイランドが存在するように形成し、前記電気的バリア領域を前記細線とは電気的に絶縁されたゲートに印加する電圧に基づき空乏化する構成としたことを特徴とする単一電子素子。

IPC (6件)：

H01L 29/80 ,  H01L 27/10 451 ,  H01L 29/06 ,  H01L 29/66 ,  H01L 29/78 ,  H01L 49/00

FI (6件)：

H01L 29/80 A ,  H01L 27/10 451 ,  H01L 29/06 ,  H01L 29/66 ,  H01L 49/00 Z ,  H01L 29/78 301 J