半導体記憶回路

発明者：
出願人/特許権者：
代理人 (1件)：京本直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-096372
公開番号（公開出願番号）：特開平6-309878
出願日： 1993年04月23日
公開日（公表日）： 1994年11月04日
要約：

【要約】【目的】OR演算実行動作時の動作速度を速くすると共にチップ面積を小さくする。【構成】データ入力回路3に、内部OR演算実行信号ORIがアクティブレベルのとき、入力データDIが“1”レベルのときは“1”レベルのデータを出力し“0”レベルのときは出力を停止する機能を持たせる。書込みバッファ回路4を、データ入力回路3からのデータがないときはデータ増幅回路5の出力データを、それ以外のときはデータ入力回路3の出力データをメモリセルアレイ1に書込む回路とする。

請求項（抜粋）：

所定のアドレスの記憶データを読出し供給データを書込むメモリセルアレイと、OR演算実行信号がアクティブレベルのときは外部からの入力データが“1”レベルならば“1”レベル対応のデータを出力し“0”レベルならばデータ出力を停止しインアクティブレベルのときは前記入力データのレベル対応のデータを出力するデータ入力回路と、このデータ入力回路からのデータ出力があるときはその出力データを前記メモリセルアレイへの供給データとしないときは前記メモリセルアレイから読出されたデータを前記供給データとする書込みバッファ回路とを有することを特徴とする半導体記憶回路。

前のページに戻る