特許

J-GLOBAL ID：200903038818819407

半導体装置及びその製造方法

発明者： 松浦 龍夫
出願人/特許権者： 関西日本電気株式会社
代理人 (1件)： 江原 省吾 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-176331
公開番号（公開出願番号）：特開平7-038098
出願日： 1993年07月16日
公開日（公表日）： 1995年02月07日
要約：

【要約】【目的】 バックゲート領域を安定に引き出し、且つ、ソース領域の十分な電気的接続面積を持つパワーMOSFET(半導体装置)及びその製造方法を提供する。【構成】 半導体装置は、一導電型半導体基板2に形成したベース領域Bと、ベース領域B内に形成したソース領域と、上記基板2上に積層形成したゲート酸化膜3、ゲート電極G及び層間絶縁膜4のソース領域S上を選択的に除去して形成した窓開け部から基板2内を穿設して形成したテーパ状内側壁面Tbを有する凹溝部16と、配線層5とを具備する。製造方法は、基板2にゲート酸化膜3及びゲート電極Gを積層形成して窓開けし、窓開け部からベース領域Bを形成する工程と、窓開け部全面からベース領域B内にソース領域Sを形成し、窓開け部を含めて層間絶縁膜を被着してソース領域S上面を選択的に除去し、層間絶縁膜4をマスクとしてテーパエッチングして凹溝部16を形成し、ベース領域Bを電気的引き出す工程とを含む。

請求項（抜粋）：

ドレイン領域となる一導電型半導体基板の所定領域に他動電型不純物を選択拡散して形成したベース領域と、上記ベース領域内に一導電型不純物を選択拡散して形成したソース領域と、上記基板上に順次、積層して被着形成したゲート酸化膜、ゲート電極及び層間絶縁膜のソース領域上を選択的に除去して形成した窓開け部から基板内を穿設して形成したテーパ状内側壁面を有する凹溝部と、上記凹溝部内を含めて層間絶縁膜上に被着形成した配線層とを具備したことを特徴とする半導体装置。

IPC (5件)：

H01L 29/78 ,  H01L 21/266 ,  H01L 21/265 ,  H01L 21/306 ,  H01L 21/336

FI (5件)：

H01L 29/78 321 S ,  H01L 21/265 M ,  H01L 21/265 L ,  H01L 21/306 B ,  H01L 29/78 321 P