特許
J-GLOBAL ID：200903038822859243
MOS電界効果トランジスタの製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
笹島 富二雄 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-351613
公開番号（公開出願番号）：特開平9-321278
出願日： 1996年12月27日
公開日（公表日）： 1997年12月12日
要約：
【要約】【課題】チャンネル領域によるLDD(低濃度イオン注入)領域のドーピング補償(compensation)現象を除去し、ゲートとドレイン間のオーバーラップキャパシタンスを減少させ、ホットキャリヤ特性及び電流駆動能力の優秀なMOS電界効果トランジスタを製造する。【解決手段】ゲート電極を形成する第1電導性膜14は、食刻よりも厚さの調節が容易な蒸着により形成され、パンチ-スルーストップイオン注入領域19及びチャンネル領域18は、側壁スペーサ15をマスクとしてイオン注入により形成され、第2電導性膜14’が形成される(D)。そして、側壁スペーサ15を除去し、この部分に低濃度のn型不純物をイオン注入してn<U><SP>- </U></SP>LDD領域20を形成し(E)、任意膜12を除去した後、ソース/ドレイン領域21をイオン注入により形成する(F)。
請求項（抜粋）：
基板上に該基板の表面の所定部位が露出するように任意膜を形成する任意膜形成工程と、該基板上の表面露出部位にゲート絶縁膜を形成するゲート絶縁膜形成工程と、これらの任意膜及びゲート絶縁膜上に第1電導性膜を蒸着により形成する第1電導性膜形成工程と、前記第1電導性膜側面に側壁スペーサを形成する側壁スペーサ形成工程と、該第1電導性膜をマスクとしてゲート絶縁膜上に不純物をイオン注入し、チャンネル領域を形成するチャンネル領域形成工程と、これらの側壁スペーサ間全てが埋められるように前記第1電導性膜上に第2電導性膜を形成し、その後、第2電導性膜をエッチバック(etch-back) する第2電導性膜形成工程と、前記側壁スペーサを除去し、該側壁スペーサが除去された部分の基板内に、ドーピング濃度をチャンネル領域よりも低くして不純物をイオン注入し、低濃度イオン注入領域を形成する低濃度イオン注入領域形成工程と、前記任意膜と同じ高さとなるように第1電導性膜及び第2電導性膜上に絶縁膜を形成する絶縁膜形成工程と、前記任意膜を除去する任意膜除去工程と、該任意膜が除去された領域に不純物をイオン注入して基板内にソース/ドレイン領域を形成するソース/ドレイン領域形成工程と、を順次行うことを特徴とするMOS電界効果トランジスタの製造方法。
IPC (2件)：
引用特許：
前のページに戻る
