特許
J-GLOBAL ID：200903038828091320
マイクロコンピュータ
発明者：
出願人/特許権者：
代理人 (1件)：
宮園 純一
公報種別：公開公報
出願番号（国際出願番号）：特願平6-058393
公開番号（公開出願番号）：特開平7-271629
出願日： 1994年03月29日
公開日（公表日）： 1995年10月20日
要約：
【要約】【目的】 少数のピン数追加でマイクロコンピュータ内部のプログラムカウンタ、レジスタ、ROM、RAM等の内容を外部に出力できるようにし、マイクロコンピュータ内部の状態を知りたいような場合に対応する。【構成】 監視したい例えばRAM5の指定された部分の内部状態のアドレスを、デバッグ指示手段としてのデバッグ指示プログラムXを作動させることにより、ラッチ内容設定レジスタ20を介して選択する。選択されたアドレスはラッチタイミング制御器18に与えられ、アドレスバス9及びバスタイミング制御信号12の情報よりRAM5の指定部分の内部状態を表示内容ラッチ器7に与える。表示内容ラッチ器7は指定部分の内部状態をラッチする。この記憶内容を出力することによりRAM5の内部状態を知ることができ、デバッグ指示プログラムXで指定されて出力された内容を後にデバッグできる。
請求項（抜粋）：
共通のアドレスバス及びデータバスで互いに接続されたレジスタ,ROM,RAM等の記憶装置及び中央処理装置と、この中央処理装置に接続されたプログラムカウンタと、アドレスバス及びデータバス上に現れたデジタル値を取り込む複数のラッチ回路を含む表示内容ラッチ器と、この表示内容ラッチ器の内容を文字図形データに変換して外部の表示装置に出力する表示コントローラとを備えたマイクロコンピュータであって、上記表示内容ラッチ器に監視したい内容を指定するためのラッチ内容設定レジスタと、このラッチ内容設定レジスタに基づいて制御され上記表示内容ラッチ器に対してラッチタイミング信号を出力するラッチタイミング制御器とを備えていることを特徴とするマイクロコンピュータ。
IPC (2件)：
G06F 11/28
, G06F 15/78 510
