特許

J-GLOBAL ID：200903038856514911

半導体メモリ

発明者： 松野 勝己 ,  中込 儀延 ,  竹内 幹 ,  大路 譲 ,  青木 正和 ,  橋本 孝司 ,  渡部 隆夫
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平5-317722
公開番号（公開出願番号）：特開平6-208796
出願日： 1992年12月25日
公開日（公表日）： 1994年07月26日
要約：

【要約】【目的】 本発明の目的は、強誘電体を用い、低消費電力、低雑音で、且つ安定な情報保持が可能な高集積の不揮発性半導体メモリを提供することにある。【構成】 動作終了時、データ線とプレート電極の電位を等しくしてから選択トランジスタをオフにし、待機時、選択トランジスタと強誘電体キャパシタのリークにより情報蓄積ノードの電位をプレート電位近くに保つ。読み出し時、センスアンプSAa1,...による増幅が終了すると、データ線分離スイッチCSWa1,...を遮断し、メモリセルアレイを待機状態に戻す。【効果】 プレート電位が一定であっても、低消費電力で安定な情報保持ができる。選択トランジスタと強誘電体膜のリーク特性要求が緩く、製造が容易で高歩留りのメモリを得られる。選択トランジスタに薄膜トランジスタを用い、ウエル形成の不要なメモリを得られる。

請求項（抜粋）：

メモリセル選択手段と、強誘電体キャパシタとを有し、上記強誘電体キャパシタを構成する強誘電体の分極の状態により情報を記憶する複数のメモリセルと、上記メモリセルに接続するワード線と、上記メモリセルに接続するデータ線と、上記メモリセルに接続するプレート電位供給手段を含んでなるメモリセルアレイを具備し、動作時において、選択された上記メモリセルに接続された上記ワード線を非選択状態に戻す前に、上記選択されたメモリセルに接続された上記データ線の電位を上記プレート電位供給手段の電位と等しくし、分極反転を防止する手段を有し、上記ワード線が上記非選択状態である間において、上記ワード線に接続された上記メモリセルの有する強誘電体キャパシタの第一の電極と第二の電極との間の電圧を、上記強誘電体キャパシタの分極情報が正しく読み出される範囲に維持する手段を有することを特徴とする半導体メモリ。

IPC (7件)：

G11C 14/00 ,  G11C 11/22 ,  H01L 27/108 ,  H01L 27/10 451 ,  H01L 29/784 ,  H01L 29/788 ,  H01L 29/792

FI (4件)：

G11C 11/34 352 A ,  H01L 27/10 325 J ,  H01L 29/78 311 C ,  H01L 29/78 371