特許

J-GLOBAL ID：200903038856559478

反射型液晶表示装置の製造方法

発明者： 佐々木 貴啓 ,  吉田 秀史 ,  花岡 一孝 ,  津田 英昭 ,  千田 秀雄 ,  中村 公昭
出願人/特許権者： 富士通株式会社
代理人 (1件)： 柏谷 昭司 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-056959
公開番号（公開出願番号）：特開平8-254714
出願日： 1995年03月16日
公開日（公表日）： 1996年10月01日
要約：

【要約】【目的】 反射型液晶表示装置の製造方法に関し、反射電極膜にAlを、また、接続用電極にITOを用い、しかも、反射電極膜にピン・ホールが存在している場合であっても、反射電極膜をパターン化する為に用いるマスクを形成する際、現像液に起因する電池効果に依る腐食・溶解の問題は無縁であるようにする。【構成】 TFT部分ではソース電極28Sの一部が表出されるスルー・ホール30Aが形成されたパッシベーション膜30で覆われ、ゲート端子部分では接続用電極32Gが表出され、ドレイン端子部分では接続用電極32Dが表出された状態でレジスト膜34を形成し、レジスト膜34の露光と現像を行ってスルー・ホール30Aを表出する反射電極パターンの開口34Aを形成し、開口34Aを含むレジスト膜34上に反射電極膜35を形成し、レジスト膜34をその上に在る反射電極膜35と共に剥離してソース電極28Sとコンタクトする反射電極を得る。

請求項（抜粋）：

TFT基板を製造する工程中に於いて、TFT部分ではソース電極の一部が表出されるスルー・ホールが形成されたパッシベーション膜で覆われ、ゲート端子部分では接続用電極が表出され、ドレイン端子部分では接続用電極が表出された状態でレジスト膜を全面に形成する工程と、次いで、前記レジスト膜の露光及び現像を行って前記スルー・ホールを表出する反射電極パターンの開口を形成する工程と、次いで、前記反射電極パターンの開口を含むレジスト膜上に反射電極膜を形成する工程と、次いで、前記レジスト膜をその上に在る反射電極膜と共に剥離して前記ソース電極とコンタクトする反射電極を形成する工程とが含まれてなることを特徴とする反射型液晶表示装置の製造方法。

IPC (2件)：

G02F 1/136 500 ,  G02F 1/1335 520

FI (2件)：

G02F 1/136 500 ,  G02F 1/1335 520