特許
J-GLOBAL ID：200903038860823678
同期変換装置
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
蔵合 正博
公報種別：公開公報
出願番号（国際出願番号）：特願平3-172443
公開番号（公開出願番号）：特開平5-022266
出願日： 1991年07月12日
公開日（公表日）： 1993年01月29日
要約：
【要約】【目的】 バースト状に送信されてくるデータフレームを一定のクロックに同期して再送出する同期変換回路において、連続して送信可能なフレームの間隔を小さくすること。【構成】 複数のFIFOメモリ回路13,15を設け、ヘッダ検出回路12でフレームヘッダを検出する毎に、受信データを書き込むFIFOメモリ回路13,15を相互に切り替え、再送出データの読み出しをFIFOメモリ回路13,15に一定以上データが蓄積されたことを検出する回路14,16により切り替える。これによって、連続してフレームが送信されてくる場合でも、フレームヘッダ検出後、そのフレームのデータをFIFOメモリに書き込んで一定以上データが蓄積されるまでの間は、もう一方のFIFOメモリから前のフレームのデータを送出することが可能となるためフレーム間隔が小さくなる。
請求項（抜粋）：
端末装置毎に独立した同期クロックで送出された受信データからそのクロックを抽出再生するクロック再生回路と、受信データフレームの始まりを検出するヘッダ検出回路と、受信データの再生クロックと再送出のための供給クロックの時間差を吸収するための複数のFIFOメモリ回路と、それぞれのFIFOメモリ回路に一定以上データが蓄積されたことを検出する検出手段と、前記複数のFIFOメモリ回路から受信データの書き込みを行なうFIFOメモリ回路を選択する書き込みFIFO切り替え回路と、前記複数のFIFOメモリ回路から再送出データの読み出しを行なうFIFOメモリ回路を選択する読み出しFIFO切り替え回路とを備えた同期変換装置。
IPC (3件)：
H04L 7/00
, G06F 5/06 333
, G11C 7/00 318
