特許

J-GLOBAL ID：200903038865650216

半導体素子の電荷蓄積部の誘電体絶縁膜の形成方法

発明者： 山内 智
出願人/特許権者： 沖電気工業株式会社
代理人 (1件)： 清水 守 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-137579
公開番号（公開出願番号）：特開平6-350050
出願日： 1993年06月08日
公開日（公表日）： 1994年12月22日
要約：

【要約】【目的】 PZTの結晶化アニール前にパターニングを施すことを特徴とした半導体素子の電荷蓄積部の誘電体絶縁膜の形成方法を提供する。【構成】 半導体素子の電荷蓄積部の誘電体絶縁膜の形成方法において、基板上に電荷蓄積部の下部電極3を形成する工程と、該下部電極3上にPZTやPLZTのゾル液塗布後、120°C〜150°Cの熱処理を施しPZTやPLZTのアモルファス層4Aを形成する工程と、ホトリソ・エッチングにより前記アモルファス層4Aのパターニングを行う工程と、酸素雰囲気中での熱処理により前記アモルファス層の結晶化を行い、誘電体絶縁膜としてのPZT又はPLZT膜4を形成する工程とを施す。

請求項（抜粋）：

(a)基板上に電荷蓄積部の下部電極を形成する工程と、(b)該下部電極上にPZTやPLZTのゾル液塗布後、120°C〜150°Cの熱処理を施しPZTやPLZTのアモルファス層を形成する工程と、(c)ホトリソ・エッチングにより前記アモルファス層のパターニングを行う工程と、(d)酸素雰囲気中での熱処理により前記アモルファス層の結晶化を行い、誘電体絶縁膜を形成する工程とを施すことを特徴とする半導体素子の電荷蓄積部の誘電体絶縁膜の形成方法。

IPC (2件)：

H01L 27/108 ,  H01L 27/04