特許
J-GLOBAL ID：200903038866989543
演算装置
発明者：
出願人/特許権者：
代理人 (1件)：
三好 秀和 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-095846
公開番号（公開出願番号）：特開平6-075750
出願日： 1991年04月25日
公開日（公表日）： 1994年03月18日
要約：
【要約】【目的】 本発明は演算装置に係り、特に浮動小数点演算回路においてスティッキィビットを高速に生成する演算装置に関し、少ない回路で高速にスティッキィビットを生成する演算装置を提供することを目的とする。【構成】 nビットの2つのデータA=An-1 ...A1 A1 及びB=Bn-1 ...B1B0 を入力或いは内部データとして持つ演算装置において、前記2つのデータを入力して各々のビット(i=n-1 ,...,1,0)でキャリーの伝幡を意味する信号Pi 、キャリーの発生を意味する信号Gi 、及びキャリーの伝幡の禁止を意味する信号Ki をそれぞれ次式に従って生成する信号生成手段1と、前記信号生成手段の出力信号から前記2つのデータA及びBを加算した場合の和が全てのビットについてゼロであることを検出する検出手段3とを有して構成する。
請求項（抜粋）：
nビットの2つのデータを入力或いは内部データとして持つ演算装置において、前記2つのデータを入力して各々のビットでキャリーの伝幡を意味する信号、キャリーの発生を意味する信号、及びキャリーの伝幡の禁止を意味する信号を生成する信号生成手段と、前記信号生成手段の出力信号から前記2つのデータを加算した場合の和が全てのビットについてゼロであることを検出する検出手段とを有することを特徴とする演算装置。
IPC (2件)：
引用特許：
前のページに戻る
