特許
J-GLOBAL ID:200903038926158794
半導体集積回路装置
発明者:
出願人/特許権者:
代理人 (1件):
高田 守
公報種別:公開公報
出願番号(国際出願番号):特願平4-104248
公開番号(公開出願番号):特開平5-299624
出願日: 1992年04月23日
公開日(公表日): 1993年11月12日
要約:
【要約】【目的】 LSIの動作周波数を低下させることなく、消費電力を抑制することが可能な半導体集積回路装置の提供を目的とする。【構成】 LSIチップ1に給電される電源電圧をそれぞれ電圧が異なる電源線24, 25として2系統設けておき、高速動作型論理ゲート又は機能セル22には比較的高電圧の電源電圧を電源線25にて、低速動作型論理ゲート又は機能セル21, 23には比較的低電圧の電源電圧を電源線24にてそれぞれ給電する。
請求項(抜粋):
高速動作型論理回路と、低速動作型論理回路と、各論理回路に電源電圧を給電する電源配線とを半導体チップ上に備えた半導体集積回路装置において、前記電源配線は電圧が異なる2系統が設けられており、前記2系統の電源配線の内の比較的高電圧を給電する電源配線を前記高速動作型論理回路に、比較的低電圧を給電する電源配線を前記低速動作型論理回路にそれぞれ接続してあることを特徴とする半導体集積回路装置。
IPC (3件):
H01L 27/118
, H01L 21/82
, H01L 27/04
FI (2件):
H01L 21/82 M
, H01L 21/82 L
引用特許:
審査官引用 (4件)
-
特開平4-096369
-
特開平1-200647
-
特開平4-151856
前のページに戻る