特許

J-GLOBAL ID：200903038931720794

半導体基板の貫通孔埋め込み方法および半導体基板

発明者： 沢山 一平 ,  奥山 正樹
出願人/特許権者： キヤノン株式会社
代理人 (2件)： 西山 恵三 ,  内尾 裕一
公報種別：公開公報
出願番号（国際出願番号）：特願2002-279370
公開番号（公開出願番号）：特開2004-119606
出願日： 2002年09月25日
公開日（公表日）： 2004年04月15日
要約：

【課題】半導体基板に形成された内径が小さく、アスペクト比が大きい貫通孔を導体部材により埋め込む。【解決手段】半導体基板1に形成された貫通孔2の内周面に絶縁膜4を形成し、半導体基板の一方の表面と、表面に導電膜6が形成されたシード基板5の導電膜が形成された表面とを接合し、一体化した半導体基板とシード基板をメッキ処理する事により該貫通孔の内部を、導電膜からメッキ成長する導体部材3により埋め込み、一体化した半導体基板とシード基板を剥離することにより、内径が小さく、アスペクト比が大きい貫通孔であっても、均一な導体部材で埋め込むことができる。特に導電膜にハンダ材を使用する事により、貫通孔をより均一な導体部材で埋め込むことができる。【選択図】 図3

請求項（抜粋）：

貫通孔が形成された半導体基板の該貫通孔の内周面に絶縁膜を形成する工程と、該半導体基板の一方の表面と、導電膜が形成されたシード基板の該導電膜が形成された表面とを接合し一体化する工程と、該一体化した半導体基板とシード基板をメッキ処理する事により、該貫通孔の内部を該導電膜からメッキ成長する導体部材により埋め込む工程と、該一体化した半導体基板とシード基板を剥離する工程とを経ることを特徴とするより半導体基板の貫通孔埋め込み方法。

IPC (3件)：

H01L21/3205 ,  C25D7/12 ,  H01L21/288

FI (3件)：

H01L21/88 J ,  C25D7/12 ,  H01L21/288 E

Fターム (36件)：

4K024AA01 ,  4K024AA03 ,  4K024AA09 ,  4K024AA14 ,  4K024AB19 ,  4K024BA15 ,  4K024BB11 ,  4K024BC10 ,  4K024GA16 ,  4M104BB02 ,  4M104BB04 ,  4M104BB05 ,  4M104BB08 ,  4M104BB09 ,  4M104BB36 ,  4M104DD52 ,  4M104HH14 ,  5F033JJ07 ,  5F033JJ08 ,  5F033JJ09 ,  5F033JJ11 ,  5F033JJ12 ,  5F033JJ13 ,  5F033JJ14 ,  5F033MM30 ,  5F033PP27 ,  5F033QQ48 ,  5F033QQ53 ,  5F033QQ89 ,  5F033RR04 ,  5F033SS25 ,  5F033TT07 ,  5F033WW01 ,  5F033WW02 ,  5F033WW03 ,  5F033XX04