特許

J-GLOBAL ID：200903038945545766

成膜方法および半導体装置の製造方法

発明者： 村上 誠志 ,  波多野 達夫
出願人/特許権者： 東京エレクトロン株式会社
代理人 (1件)： 高山 宏志
公報種別：公開公報
出願番号（国際出願番号）：特願平9-273307
公開番号（公開出願番号）：特開平11-097386
出願日： 1997年09月22日
公開日（公表日）： 1999年04月09日
要約：

【要約】【課題】 Ti膜の上にCVDにより他の膜を成膜するにあたり、Ti膜と他の膜とのコンタクト抵抗の増加を防止することができる成膜方法および半導体装置の製造方法を提供すること。【解決手段】 半導体基板1の上に形成された絶縁膜2およびコンタクトホール3内にTi膜5を形成し、該Ti膜5の表面を窒素を含むガスにより窒化処理して薄い窒化処理膜6を形成する。その後、窒化処理されたTi膜の表面に存在するTiを酸素含有ガスにより酸化させ、その後、その上にCVDによってTiN膜7を形成する。

請求項（抜粋）：

基板上にTi膜を形成する工程と、該Ti膜の表面を窒素を含むガスにより窒化処理する工程と、その後、窒化処理されたTi膜の表面に存在するTiを酸素含有ガスにより酸化させる工程と、その後、その上にCVDによって他の膜を形成する工程とを具備することを特徴とする成膜方法。

IPC (5件)：

H01L 21/28 301 ,  C23C 16/34 ,  C23C 28/00 ,  H01L 21/285 ,  H01L 21/768

FI (5件)：

H01L 21/28 301 R ,  C23C 16/34 ,  C23C 28/00 B ,  H01L 21/285 C ,  H01L 21/90 C