特許

J-GLOBAL ID：200903038949266071

半導体装置及びその製造方法

発明者： 青木 豊 ,  星野 浩一
出願人/特許権者： 株式会社デンソー
代理人 (1件)： 佐藤 強
公報種別：公開公報
出願番号（国際出願番号）：特願平10-256644
公開番号（公開出願番号）：特開2000-091558
出願日： 1998年09月10日
公開日（公表日）： 2000年03月31日
要約：

【要約】【課題】 第1の半導体層の上層に格子定数差が比較的大きい第2の半導体層を形成する際に、転位の発生を抑制すると共に発生した転位が第2の半導体層に貫通するのを防止する。【解決手段】 In0.52Al0.48As/p-InGaAs系のHEMT部29をGaAs基板21上に形成する場合に、両者間に5層構造のバッファ層22を配置して、第1〜第5バッファ層22a〜22eにおけるIn組成比xが各層の界面毎に不連続となるようにギャップ(0.02)を設け、且つ、各層内においては略線形に変化するように形成する。

請求項（抜粋）：

第1の半導体層と、この第1の半導体層と格子定数が異なる第2の半導体層と、前記第1の半導体層と前記第2の半導体層との間に形成される格子定数調整用のバッファ層とを備え、前記バッファ層は、前記第1及び第2の半導体層の何れか一方と同一である複数の元素で構成されていると共に、それらの元素の内少なくとも2元素間の組成比が夫々異なる複数の分割層で構成され、前記複数の分割層の内、積層方向に隣接する分割層間の1か所以上において前記組成比が不連続に変化すると共に、前記隣接する分割層の少なくとも一方においては、前記組成比が積層方向について変化するように構成されていることを特徴とする半導体装置。

IPC (4件)：

H01L 29/778 ,  H01L 21/338 ,  H01L 29/812 ,  H01L 21/203

FI (2件)：

H01L 29/80 H ,  H01L 21/203 M

Fターム (24件)：

5F102FA00 ,  5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GJ05 ,  5F102GK04 ,  5F102GK08 ,  5F102GK09 ,  5F102GL04 ,  5F102GL08 ,  5F102GQ01 ,  5F102HC01 ,  5F102HC21 ,  5F103AA04 ,  5F103BB04 ,  5F103BB57 ,  5F103BB59 ,  5F103DD01 ,  5F103GG01 ,  5F103HH03 ,  5F103LL09 ,  5F103LL18 ,  5F103NN01 ,  5F103NN10

引用特許：

審査官引用 (2件)

• 格子不整合系積層結晶構造およびそれを用いた半導体装置
  公報種別：公開公報   出願番号：特願平6-172252   出願人：株式会社日立製作所
• 特開平2-150016