特許
J-GLOBAL ID：200903038950362335
半導体記憶回路
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-080193
公開番号（公開出願番号）：特開平5-303892
出願日： 1992年04月02日
公開日（公表日）： 1993年11月16日
要約：
【要約】【目的】メモリセルC1のセルレシオを高くすることで、メモリセルC1のデータ保持特性の向上を図る。【構成】メモリセルC1のワード線Wを駆動するワード線駆動回路には、メモリセルC1部にかかる電源電圧よりも低い電圧を供給する電圧源回路C3が接続されており、ワード線Wのハイレベルが低くなる。このため、メモリセルC1の伝達ゲート用NMOSトランジスタの能力が下がり、セルレシオは高くなって、データ保持特性が向上する。
請求項（抜粋）：
一対のインバータの入出力端を互いに交差接続してなるフリップフロップ回路をメモリセルに含む半導体記憶装置において、前記メモリセルが選択状態にある時のワード線の電位が、前記メモリセル自身に与えられている電源電圧よりも低くする手段を設けたことを特徴とする半導体記憶回路。
IPC (2件)：
G11C 11/413
, G11C 11/418
G11C 11/34 335 A
, G11C 11/34 301 B
