特許
J-GLOBAL ID：200903038968985852
周波数シンセサイザ
発明者：
出願人/特許権者：
代理人 (1件)：
宮田 金雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-109150
公開番号（公開出願番号）：特開平11-308104
出願日： 1998年04月20日
公開日（公表日）： 1999年11月05日
要約：
【要約】【課題】 間欠動作を行う周波数シンセサイザにおいて、待機期間中のル-プフィルタ出力電圧を一定に保つことにより高速な位相引き込みを可能とする。【解決手段】 間欠動作中の動作期間および待機期間において、ル-プフィルタ4の出力電圧を検出するA/D変換器10、A/D変換器10で検出された制御電圧を読み込み、記憶する記憶部11a、記憶部11aが読み込んだデ-タを電圧信号に変換するD/A変換器11b、D/A変換器11bの電圧出力とル-プフィルタ4の制御電圧とを比較する比較部11c、比較部11cの出力とル-プフィルタ4との間を開閉する電圧保持回路開閉スイッチ12、ル-プフィルタ4と電圧制御発振器5との間を開閉する第2のル-プ開閉スイッチ14、これら各部を制御する制御部13とを備えた。
請求項（抜粋）：
基準発振器と、この基準発振器が出力する基準信号を分周し出力する基準分周器と、電圧制御発振器と、この電圧制御発振器からの出力を分周する可変分周器と、前記基準分周器の出力と可変分周器の出力との位相を比較する位相比較器と、位相比較器の出力を濾波して前記電圧制御発振器に制御電圧として与えるループフィルタと、間欠動作に際して前記基準分周器の出力信号位相と前記可変分周器の出力信号位相を一致させるためのリセット回路とから構成される周波数シンセサイザにおいて、間欠動作中の動作期間に前記ループフィルタの出力電圧に応じたデータを間欠動作中の動作期間のみ読み込みそのデータを記憶する記憶部と、間欠動作中の待機期間に前記記憶部が動作中に読み込んだデータと前記ループフィルタの待機期間中における出力電圧とを比較する比較部とを備え、待機期間への移行に応じて待機期間を通じ動作期間に至るまで前記比較部の比較結果に基づき前記ループフィルタの出力電圧を所定値に保つフィードバック制御を行うとともに、動作期間への移行に応じて前記フィードバック制御により所定値に保たれた前記ループフィルタの出力電圧に基づいて前記電圧制御発振器の動作を開始させるようにしたことを特徴とする周波数シンセサイザ。
IPC (2件)：
FI (2件)：
H03L 7/18 Z
, H03L 7/08 E
