特許
J-GLOBAL ID：200903038983433505
絶縁ゲート型半導体装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
安藤 淳二 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-013787
公開番号（公開出願番号）：特開平11-214685
出願日： 1998年01月27日
公開日（公表日）： 1999年08月06日
要約：
【要約】【課題】 オン抵抗を低くかつスイッチング速度を高速化でき、特にディプレッションモードのとき、簡単な製造プロセスで安価に製造できる絶縁ゲート型半導体装置を提供する。【解決手段】 一面A1及び他面A2からなる両面を有した板状の半導体基板Aに形成されたベース領域1と、ベース領域1と絶縁するゲート絶縁膜21に被覆されるとともに、半導体基板Aの厚さ方向へ沿ってベース領域1に並設されたゲート電極2とを備え、各ゲート電極2はゲート電圧が印加されるとベース領域1に空乏層及び反転層を有したチャンネル領域11を形成して、半導体基板Aの両面に印加された電圧をオンオフ制御する絶縁ゲート型半導体装置において、前記各ゲート電極2は、前記チャンネル領域11の空乏層が隣接する前記空乏層と互いに連通し得るよう所定間隔Lで配置された構成にしてある。
請求項（抜粋）：
一面及び他面からなる両面を有した板状の半導体基板に形成されたベース領域と、ベース領域と絶縁するゲート絶縁膜に被覆されるとともに、半導体基板の厚さ方向へ沿ってベース領域に並設された複数のゲート電極とを備え、各ゲート電極はゲート電圧が印加されるとベース領域にゲート絶縁膜の界面に沿って空乏層及び反転層を有したチャンネル領域を形成して、半導体基板の両面に負荷された電流をオンオフ制御する絶縁ゲート型半導体装置において、前記各ゲート電極は、前記チャンネル領域の空乏層が隣接する前記空乏層と互いに連通し得るよう所定間隔で配置されたことを特徴とする絶縁ゲート型半導体装置。
IPC (2件)：
FI (3件)：
H01L 29/78 654 C
, H01L 29/78 653 A
, H01L 29/80 V
