特許

J-GLOBAL ID：200903039014192432

パルス発生回路

発明者： 田仲 均
出願人/特許権者： 沖電気工業株式会社
代理人 (1件)： 大西 健治
公報種別：公開公報
出願番号（国際出願番号）：特願平10-180625
公開番号（公開出願番号）：特開2000-022512
出願日： 1998年06月26日
公開日（公表日）： 2000年01月21日
要約：

【要約】【目的】 どのような電源電圧に適用しても、確実にパルス信号を発生するパルス発生回路を実現する。【解決手段】 電源電圧の上昇に伴って、抵抗素子1の抵抗値と容量素子2の容量とで決まる時定数にしたがって上昇する端子n11をゲート電極に受信するpチャネル型MOSトランジスタ5、nチャネル型MOSトランジスタ6、7を縦列接続し、トランジスタ7の一方の電極と他方の電極とを選択的に短絡可能とするスイッチ手段8を設けた。

請求項（抜粋）：

電源電圧の状態に応じてクロックパルスを出力端子から発生するパルス発生回路において、電源電圧が印加される第1の端子と該電源電圧とは異なる基準電圧が印加される第2の端子との間に接続され、第3の端子と容量素子とを有し、該電源電圧の変化に伴って、該容量素子の容量に基づき該第3の端子の電圧レベルを変化する第1の回路と、ゲート電極が前記第3の端子に接続され、一方の電極には電源電圧が印加され、他方の電極は前記出力端子に接続された第1導電型の第1のトランジスタと、ゲート電極が前記第3の端子に接続され、第1の電極は前記出力端子に接続された第2導電型の第2のトランジスタと、n個以上(ただし、n≧1の整数)の第2導電型のトランジスタを縦列接続して構成し、ゲート電極が前記第3の端子に接続され、一方の端に位置するトランジスタの第1の電極は第2のトランジスタの第2の電極に接続され、他方の端に位置するトランジスタの第2の電極には基準電圧が印加される第2の回路と、前記第2の回路を構成するトランジスタの第1の電極と第2の電極とに接続され、該第1の電極と該第2の電極との間の電気的な接続を任意に設定可能な接続回路と、を有することを特徴とするパルス発生回路。

IPC (5件)：

H03K 17/22 ,  G06F 1/26 ,  G06F 1/24 ,  G06F 1/04 301 ,  H03K 3/355

FI (5件)：

H03K 17/22 E ,  G06F 1/04 301 A ,  H03K 3/355 ,  G06F 1/00 330 G ,  G06F 1/00 351

Fターム (35件)：

5B011DB11 ,  5B011DB20 ,  5B011MB11 ,  5B054BB01 ,  5B054DD02 ,  5B079BA15 ,  5B079BB10 ,  5B079BC10 ,  5B079DD20 ,  5J034AA02 ,  5J034AA05 ,  5J034AA15 ,  5J034BA03 ,  5J055AX15 ,  5J055AX44 ,  5J055AX57 ,  5J055AX58 ,  5J055BX41 ,  5J055CX00 ,  5J055DX13 ,  5J055DX14 ,  5J055DX22 ,  5J055DX56 ,  5J055EX23 ,  5J055EY01 ,  5J055EY10 ,  5J055EY12 ,  5J055EY21 ,  5J055EZ01 ,  5J055EZ07 ,  5J055EZ48 ,  5J055EZ61 ,  5J055FX31 ,  5J055GX01 ,  5J055GX04