特許
J-GLOBAL ID：200903039019691100
半導体装置
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
徳若 光政
公報種別：公開公報
出願番号（国際出願番号）：特願平6-187810
公開番号（公開出願番号）：特開平8-032435
出願日： 1994年07月18日
公開日（公表日）： 1996年02月02日
要約：
【要約】 (修正有)【目的】 インピーダンス調整回路の構成を簡素化して、CMOS論理集積回路装置等およびディジタル装置の低コスト化を図り、そのインピーダンス補正時間を短縮する。【構成】 インピーダンス制御信号AH0B〜AH3Bに従って選択的にオン状態とされる複数の出力MOSFETを含む出力バッファOBと、差動MOSFETを中心とする入力バッファIBとを含む入出力バッファに、入出力バッファと同一構成とされるハイレベル調整用の単位入出力バッファUIOBH0〜UIOBH3を設け、その出力MOSFETNH2〜NH5を、ゲート幅の大きいものから順次、言い換えるならばオン抵抗の小さなものから順次強制的にあるいはすでに形成された上位ビットのインピーダンス制御信号に従って選択的にオン状態とし、入力バッファIBの出力信号として得られるインピーダンス制御信号の各ビットを順次選択的に有効レベルとする。
請求項（抜粋）：
それぞれ異なる所定のオン抵抗を有しハイレベル出力電圧供給点と出力端子との間に並列形態に設けられかつ少なくとも対応する第1のインピーダンス制御信号の有効レベルを受けてそれぞれ選択的にオン状態とされる複数の第1の出力MOSFETあるいはそれぞれ異なる所定のオン抵抗を有し上記出力端子とロウレベル出力電圧供給点との間に並列形態に設けられかつ少なくとも対応する第2のインピーダンス制御信号の有効レベルを受けてそれぞれ選択的にオン状態とされる複数の第2の出力MOSFETを含む出力バッファと、上記第1のインピーダンス制御信号に対応して設けられ、対応する上記第1の出力MOSFETと同一のオン抵抗を有すべく形成されハイレベル出力電圧供給点と対応する第1のインピーダンス調整端子との間に並列形態に設けられかつオン抵抗の小さなものから順次択一的にあるいはすでに形成された上位ビットの上記第1のインピーダンス制御信号の有効レベルを受けて選択的にオン状態とされる第1のインピーダンス調整MOSFETと、対応する上記第1のインピーダンス調整端子における電位と所定の基準電位とを比較し対応する上記第1のインピーダンス制御信号をそれぞれ選択的に有効レベルとする第1の電位比較回路とをそれぞれ含む複数の第1のインピーダンス調整回路あるいは上記第2のインピーダンス制御信号に対応して設けられ、対応する上記第2の出力MOSFETと同一のオン抵抗を有すべく形成され対応する第2のインピーダンス調整端子とロウレベル出力電圧供給点との間に並列形態に設けられかつオン抵抗の小さなものから順次択一的にあるいはすでに形成された上位ビットの上記第2のインピーダンス制御信号の有効レベルを受けて選択的にオン状態とされる第2のインピーダンス調整MOSFETと、対応する上記第2のインピーダンス調整端子における電位と上記基準電位とを比較し対応する上記第2のインピーダンス制御信号をそれぞれ選択的に有効レベルとする第2の電位比較回路とをそれぞれ含む複数の第2のインピーダンス調整回路とを具備することを特徴とする半導体装置。
IPC (3件)：
H03K 19/0175
, H01L 27/04
, H01L 21/822
H03K 19/00 101 Q
, H01L 27/04 V
