特許

J-GLOBAL ID：200903039022113010

絶縁ゲート電界効果トランジスタ及びその製造方法

発明者： ラファエレ ザンブラーノ
出願人/特許権者： コンソルツィオ ペル ラ リセルカ スーラ マイクロエレットロニカ ネル メッツォジオルノ
代理人 (1件)： 杉村 暁秀 (外5名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-325520
公開番号（公開出願番号）：特開平6-302826
出願日： 1992年12月04日
公開日（公表日）： 1994年10月28日
要約：

【要約】【目的】 IGFET ゲート領域とソース領域との間に短絡が生じる可能性を減少させる。【構成】 単結晶基板上にN- 型のシリコン層2をエピタキシャル成長し、その表面を酸化してフィールド酸化膜4を形成し、シリコン層にイオン打ち込み、拡散を行ってバルク領域6及びソース領域7を形成した後、ゲート多結晶シリコン層5を積層し、選択的にエッチングしてゲート電極を形成する。

請求項（抜粋）：

単結晶シリコン基板上に第一導電型のシリコン層をエピタキシャル成長し、このシリコン層の表面を酸化し(フィールド酸化)、深いバルク領域の打ち込み、デバイスの活性領域を形成し、ゲート多結晶シリコン層を積層してからこのゲート多結晶シリコン層にドーピングを行い、ゲート領域を形成し、バルク領域及びソース領域を形成して絶縁ゲート電界効果トランジスタを製造するに当り、上記ゲート多結晶シリコン層を積層する前に上記バルク領域(6) 及びソース領域(7) の画成及び拡散を行なうことを特徴とする絶縁ゲート電界効果トランジスタの製造方法。