プロセッサシステム

発明者：
出願人/特許権者：
代理人 (1件)：竹内進
公報種別：公開公報
出願番号（国際出願番号）：特願2002-116062
公開番号（公開出願番号）：特開2002-366536
出願日： 1997年07月14日
公開日（公表日）： 2002年12月20日
要約：

【要約】【課題】試験プログラムにおける再現テストを加速し、早期に障害を発見する。【解決手段】 CPU2,3〜4とメモリ5,6〜7を有しマスタとして動作するマスタプロセッサ8とスレーブとして動作する複数のスレーブプロセッサ9,10を並列に接続し、試験プログラム14〜16の実行中に障害を発見するプロセッサシステムにおいて、マスタプロセッサ8にエラーが発生したときのシード値をスレーブプロセッサ9,10より収集するシード値収集手段(障害早期発見プログラム74内に収容)と、次回の試験では収集したシード値をもとに前記試験プログラムを起動する試験プログラム起動手段(障害早期発見プログラム74内に収容)とを備えているため、試験プログラムがシード値を基に起動され、再現テストが加速され、早期に障害を発見できる。

請求項（抜粋）：

CPUとメモリを有しマスタとして動作するマスタプロセッサとスレーブとして動作する複数のスレーブプロセッサを並列に接続し、試験プログラムをそれぞれ実行して障害を発見するプロセッサシステムにおいて、前記マスタプロセッサに、エラーが発生したときのシード値を前記スレーブプロセッサより収集するシード値収集手段と、次回の試験では収集したシード値をもとに前記試験プログラムを起動する試験プログラム起動手段と、を備えたことを特徴とするプロセッサシステム。

IPC (5件)：

G06F 15/177 678 , G06F 15/177 672 , G06F 11/16 310 , G06F 11/22 310 , G06F 15/16 620

FI (5件)：

G06F 15/177 678 H , G06F 15/177 672 H , G06F 11/16 310 E , G06F 11/22 310 A , G06F 15/16 620 C

Fターム (10件)：

5B034BB02 , 5B034DD07 , 5B045BB11 , 5B045BB28 , 5B045JJ02 , 5B045JJ13 , 5B045JJ26 , 5B048AA17 , 5B048CC11 , 5B048DD01

引用特許：

審査官引用 (7件)

特開平4-102128
特開平2-130666
特開昭64-079842

全件表示

前のページに戻る