特許
J-GLOBAL ID：200903039051139355
設計支援方法及びその装置
発明者：
,
,
,
,
出願人/特許権者：
代理人 (1件)：
秋本 正実
公報種別：公開公報
出願番号（国際出願番号）：特願平3-154571
公開番号（公開出願番号）：特開平5-002624
出願日： 1991年06月26日
公開日（公表日）： 1993年01月08日
要約：
【要約】【目的】 シーケンス回路等の電気回路やソフトウェアを各部分機能毎に設計してから統合することで自動設計するとき、設計品質の向上や均質化を図ることを目的とする。【構成】 キーボード2からオペレータにより入力指定された目的機能を分割/統合処理部6aにて部分機能に分割し、各部分機能毎に、部分回路生成部5aにて回路生成規則5bにより部分回路を生成する。そして、分割/統合処理部6aにて各部分回路を統合することで初期回路を生成する。その後、部分回路間での制約条件を満たすか否かを制約条件評価部8aにて評価し、満たさない場合には、制約解消知識9bを利用し新たな機能追加にて制約条件を満たすか否かを判定し、この新たな機能を回路修正部9aにて追加修正することで、設計対象を自動生成する。
請求項（抜粋）：
目的機能を果たす電気回路を自動設計するに当たり、入力指定された前記目的機能を複数の部分機能に分割し、各部分機能を夫々達成する部分回路を自動作成し、各部分回路を合成することで前記電気回路を自動作成する設計支援方法において、各部分回路及び部分回路間の制約条件を満たすか否かを判定し、制約条件を満たさないときは制約解消知識により付加回路を付加して制約を解消し前記電気回路を該付加回路にて修正することを特徴とする設計支援方法。
IPC (2件)：
G06F 15/60 360
, G06F 9/44 330
