特許

J-GLOBAL ID：200903039059950591

半導体装置の製造方法

発明者： 安村 俊治 ,  澤井 久晴 ,  小原 良 ,  入江 祐三
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 村上 博 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-372551
公開番号（公開出願番号）：特開2001-189300
出願日： 1999年12月28日
公開日（公表日）： 2001年07月10日
要約：

【要約】【課題】 ゲート酸化膜削れが生じず、更にポリシリコン残渣及び開口不良が生じ難い半導体装置の製造方法を提供する。【解決手段】 ポリシリコン膜3上に酸化膜4を形成し、この酸化膜4上にフォトレジスト5でエッチングパターンを形成し、酸化膜ドライエッチングにより選択的にエッチングを行ないフォトレジスト5を除去し、次に疎部Bに合わせたエッチング条件でポリシリコンドライエッチングにより被エッチング膜を選択的にエッチングし、更に疎部Bにだけマスクをしてポリシリコンドライエッチングにより密部Aのみをエッチングする。

請求項（抜粋）：

被エッチング膜上にハードマスクを形成し、このハードマスク上にフォトレジストでエッチングパターンを形成し、上記ハードマスクのエッチングを行ない、その後フォトレジストを除去し、次に疎部に合わせたエッチング条件で被エッチング膜をエッチングし、更に上記疎部にだけマスクをして密部のみをエッチングすることを特徴とする半導体装置の製造方法。

Fターム (8件)：

5F004AA01 ,  5F004DA00 ,  5F004DA15 ,  5F004DB02 ,  5F004DB03 ,  5F004EA06 ,  5F004EA28 ,  5F004EB02