特許

J-GLOBAL ID：200903039084275254

半導体装置及びその製造方法

発明者： 名取 明生
出願人/特許権者： セイコーエプソン株式会社
代理人 (1件)： 鈴木 喜三郎 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-152373
公開番号（公開出願番号）：特開平5-343424
出願日： 1992年06月11日
公開日（公表日）： 1993年12月24日
要約：

【要約】【目的】半導体基板の表面に、MOSFETを具備する半導体装置及びその製造方法において、半導体装置の低消費電力化や高速化等の高性能化および微細化、高集積化を可能とする半導体装置およびその製造方法を提供する。【構成】MOSFETのソース,ドレイン領域2表面上には、高融点金属とシリコンの化合物であるシリサイド膜5が形成されており、前記シリサイド膜5の一部が隣接する素子分離膜6上にも形成されている半導体装置及びその製造方法。

請求項（抜粋）：

半導体基板の表面に、MOSFETを具備する半導体装置において、少なくとも、前記MOSFETのソース,ドレイン領域表面上には、高融点金属とシリコンの化合物であるシリサイド膜が形成されており、前記ソース,ドレイン領域上のシリサイド膜の一部が、前記ソース,ドレイン領域に隣接する素子分離膜上にも形成されていることを特徴とする半導体装置。

IPC (5件)：

H01L 21/336 ,  H01L 29/784 ,  H01L 21/28 301 ,  H01L 21/28 ,  H01L 21/90