特許
J-GLOBAL ID：200903039114491089
低EMI回路基板
発明者：
,
,
,
,
,
出願人/特許権者：
代理人 (1件)：
小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平6-098362
公開番号（公開出願番号）：特開平7-307224
出願日： 1994年05月12日
公開日（公表日）： 1995年11月21日
要約：
【要約】【目的】本発明は、回路基板からの不要輻射を抑制するため、信号ライン、グランドプレーン、及びフェライトコアの一体化構造からなる電流抑制手段を回路基板上に効果的に配設した低EMI回路基板の提供を目的とする。【構成】少なくとも信号ラインとグランドプレーンとを有する回路基板において、閉磁路を構成する磁性体と、信号ラインとリターン電流の流れるグランドプレーンまたはグランドラインとを形成したサブ基板とで構成され、磁性体の内側にサブ基板が組み込まれて形成される電流抑制手段が、回路基板の信号ラインとグランドプレーンまたはグランドラインとに接続された構造とする低EMI回路基板。
請求項（抜粋）：
少なくとも信号ラインとグランドプレーンとを有する回路基板において、閉磁路を構成する磁性体と、信号ラインとリターン電流の流れるグランドプレーンまたはグランドラインとを形成したサブ基板とで構成され、該磁性体の内側に該サブ基板が組み込まれて形成される電流抑制手段が、該回路基板の信号ラインとグランドプレーンまたはグランドラインとに接続された構造を特徴とする低EMI回路基板。
IPC (2件)：
前のページに戻る
