特許
J-GLOBAL ID:200903039123067915
ピークホールド回路
発明者:
出願人/特許権者:
代理人 (1件):
前田 実
公報種別:公開公報
出願番号(国際出願番号):特願2000-320902
公開番号(公開出願番号):特開2002-135070
出願日: 2000年10月20日
公開日(公表日): 2002年05月10日
要約:
【要約】【課題】 放電時定数を最適値にする。【解決手段】 AGCアンプによってレベル調整されて間欠的に入力される交流信号のピークレベルを保持し、このピークレベルを上記AGCアンプの増幅率を制御するための帰還信号として出力するピークホールド回路において、上記交流信号がアノードに入力され、カソードを第1のノード(N1)に接続したダイオードと、上記第1のノードとグランドの間に設けられたコンデンサ(C1)と、上記第1のノードとグランドの間に設けられ、制御信号に応じて抵抗値が変化する可変抵抗手段(TR1,R4)と、上記交流信号のレベル変動の度合いの指標となる第1の入力情報に応じて上記制御信号を生成する放電制御手段(1)とを備える。
請求項(抜粋):
AGCアンプによってレベル調整されて間欠的に入力される交流信号のピークレベルを保持し、このピークレベルを上記AGCアンプの増幅率を制御するための帰還信号として出力するピークホールド回路において、上記交流信号がアノードに入力され、カソードを第1のノードに接続したダイオードと、上記第1のノードとグランドの間に設けられたコンデンサと、上記第1のノードとグランドの間に設けられ、制御信号に応じて抵抗値が変化する可変抵抗手段と、上記交流信号のレベル変動の度合いの指標となる第1の入力情報に応じて上記制御信号を生成する放電制御手段とを備えたことを特徴とするピークホールド回路。
IPC (2件):
FI (2件):
H03G 3/20 C
, H04L 27/06 Z
Fターム (8件):
5J100JA01
, 5J100KA05
, 5J100LA02
, 5J100LA13
, 5J100QA01
, 5J100SA02
, 5K004AA03
, 5K004DG01
前のページに戻る