特許

J-GLOBAL ID：200903039142610921

半導体装置およびその製造方法

発明者： 村中 誠志 ,  田中 博司 ,  横井 直樹 ,  浅岡 保宏 ,  永井 俊彦
出願人/特許権者： 三菱電機株式会社 ,  松下電器産業株式会社
代理人 (1件)： 深見 久郎 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-105939
公開番号（公開出願番号）：特開2002-303993
出願日： 2001年04月04日
公開日（公表日）： 2002年10月18日
要約：

【要約】【課題】 周辺材料をエッチングしない、かつ周辺材料にダメージを与えないように改良されたレジスト除去工程を有する、半導体装置の製造方法を提供することを主要な目的とする。【解決手段】 基板の上にレジストパターン3を形成する。レジストパターンをマスクに用いて、基板をエッチングする。レジストパターン3の表面変質層1を第1の薬液処理によって除去する。レジストパターン3のバルク部分2を、第2の薬液処理によって除去する。

請求項（抜粋）：

基板の上にレジストパターンを形成する第1工程と、前記レジストパターンをマスクに用いて、前記基板をエッチングする第2工程と、前記レジストパターンの表面変質層を除去するための、第1の薬液処理を行なう第3工程と、前記レジストパターンのバルク部分を除去するための、第2の薬液処理を行なう第4工程と、を備えた半導体装置の製造方法。

IPC (3件)：

G03F 7/42 ,  H01L 21/027 ,  H01L 21/3065

FI (3件)：

G03F 7/42 ,  H01L 21/302 H ,  H01L 21/30 572 B

Fターム (7件)：

2H096AA25 ,  2H096LA03 ,  5F004AA06 ,  5F004EB01 ,  5F004EB02 ,  5F004FA08 ,  5F046MA02