特許
J-GLOBAL ID：200903039214631031
MOSメモリーポイント
発明者：
,
出願人/特許権者：
代理人 (1件)：
山本 恵一
公報種別：公開公報
出願番号（国際出願番号）：特願平10-315333
公開番号（公開出願番号）：特開平11-214538
出願日： 1998年10月20日
公開日（公表日）： 1999年08月06日
要約：
【要約】【課題】 小型のCMOS技術でメモリーポイントを提供する。【解決手段】 本発明は従来のMOSトランジスタをメモリーポイントとして使用するもので、プログラム中は、MOSトランジスタのウェルが基準電位に接続されており、ドレインとソースはドレインとソースの接合に逆方向にアバランシェするようにバイアスされて電流ソースに接続されて空間電荷領域がチャネルの全長に広がるようにされ、ゲートはメモリーポイントがプログラムされる必要のないときには基準電位に設定され、メモリーポイントがプログラムされる必要のあるときには別の電位に設定される。読み込み中はゲートとウェルの間のインピーダンスの高低を検出する回路がもうけられる。
請求項（抜粋）：
MOSトランジスタのウェル(1)を基準電位に接続し、ドレイン(5)とソース(4)は空間電荷領域がチャネルの全長に沿って広がるようにドレインとソースの接合にバイアスする電流ソース(-Vpp,I)に逆方向にアバランシェするように接続されており、ゲート(6)はメモリーポイントがプログラムされる必要がないときは基準電位に設定され、メモリーポイントがプログラムされる必要があるときには別の電位に設定され、読み込み中は、ゲートとウェルの間のインピーダンスの高低状態を調べる手段がもうけられることを特徴とする通常のMOSトランジスタをメモリーポイントとして使用する方法。
IPC (2件)：
H01L 21/8246
, H01L 27/112
