特許
J-GLOBAL ID:200903039249040974

ゲート電極の作製方法

発明者:
出願人/特許権者:
代理人 (1件): 河野 登夫
公報種別:公開公報
出願番号(国際出願番号):特願平6-107010
公開番号(公開出願番号):特開平7-321308
出願日: 1994年05月20日
公開日(公表日): 1995年12月08日
要約:
【要約】【目的】 不純物を添加したポリシリコンからなるゲート電極を作製する際に、不純物の活性化率を向上させると共にポリシリコンの結晶粒の径の微細化を図る。【構成】 ゲート絶縁膜11上にリンドープの非結晶シリコン膜12を成膜した(b)後、ランプアニール装置を用いて、所定温度(900〜1000°C程度)まで急速に昇温させて高温短時間のアニール処理を施して、リンを活性化すると共に、シリコンを結晶化してポリシリコン膜13とし(c)、最後に、このポリシリコン膜13をパターニングしてゲート電極4を作製する(d)。
請求項(抜粋):
不純物を添加したポリシリコンからなるゲート電極を作製する方法において、不純物を含む非結晶のシリコン膜に急速加熱処理を施してゲート電極を作製することを特徴とするゲート電極の作製方法。
IPC (4件):
H01L 29/78 ,  H01L 21/205 ,  H01L 21/26 ,  H01L 21/28 301
FI (2件):
H01L 29/78 301 G ,  H01L 21/26 L
引用特許:
審査官引用 (3件)
  • 特開平3-201430
  • 特開平2-114514
  • 特開昭62-058663

前のページに戻る