特許
J-GLOBAL ID：200903039252715974
不揮発性記憶装置およびその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
稲岡 耕作 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-337553
公開番号（公開出願番号）：特開平6-188392
出願日： 1992年12月17日
公開日（公表日）： 1994年07月08日
要約：
【要約】【目的】情報の書き込み時の消費電力を内部昇圧回路で充分にまかなえる不揮発性記憶装置を提供する。【構成】P型シリコン基板30の表面層に、列方向に沿ってかつ行方向に所定の間隔をあけて複数のLOCOS膜31を形成する。各LOCOS膜31の直下に、チャネルストッパ32を列方向に沿って形成する。各チャネルストッパの両側部に、不純物拡散層33,34 を列方向に沿って形成して接合する。チャネル領域35上に、トンネル酸化膜36および電荷蓄積層37,38 を順次形成する。各電荷蓄積層37,38上に、ゲート39を行方向に形成する。【効果】情報の書き込み時に、ゲートと基板との間に高電圧をかけると、FNトンネル電流が発生し、電荷が電荷蓄積膜に注入される。
請求項（抜粋）：
予め定める第1の導電型式をした単一の半導体基板上に、電荷を注入したり、取り出すことで情報の記憶を行う複数の不揮発性記憶素子が、行方向および列方向に沿ってマトリクス状に配列形成されている不揮発性記憶装置であって、上記半導体基板の表面層に、列方向に沿ってかつ行方向に所定の間隔をあけて厚く形成された複数のLOCOS絶縁膜、上記各LOCOS絶縁膜の直下に、列方向に沿って形成され、上記第1の導電型式をしたチャネルストッパ、上記各チャネルストッパの一方側部に接合すると共に、列方向に沿って形成され、各不揮発性記憶素子のソース領域となり、かつ列方向に配列する不揮発性記憶素子で共有されたソースラインとなっている、上記第1の導電型式とは反対の第2の導電型式をした第1の不純物拡散層、上記各チャネルストッパの他方側部に接合すると共に、列方向に沿ってかつ第1の不純物拡散層と所定の間隔をあけて形成され、各不揮発性記憶素子のドレイン領域となり、かつ列方向に配列する不揮発性記憶素子で共有されたドレインラインとなっている、上記第1の導電型式とは反対の第2の導電型式をした第2の不純物拡散層、各不揮発性記憶素子のソース領域およびドレイン領域で挟まれるようにそれぞれ生じる各チャネル領域上に形成され、各チャネル領域で発生した電荷を通過させるトンネル絶縁膜、上記各トンネル絶縁膜上に形成され、トンネル絶縁膜を通過してきた電荷を蓄積する電荷蓄積層、ならびに上記各電荷蓄積層上に、行方向に沿って形成され、行方向に配列する不揮発性記憶素子で共有されたワードラインとなっているゲートを含むことを特徴とする不揮発性記憶装置。
IPC (3件)：
H01L 27/115
, H01L 29/788
, H01L 29/792
H01L 27/10 434
, H01L 29/78 371
