半導体装置の製造方法

発明者：
出願人/特許権者：
代理人 (1件)：岡本啓三
公報種別：公開公報
出願番号（国際出願番号）：特願平3-299281
公開番号（公開出願番号）：特開平5-136424
出願日： 1991年11月14日
公開日（公表日）： 1993年06月01日
要約：

【要約】【目的】本発明は、フローティングゲート電極を有する不揮発性半導体メモリの製造方法に関し、周辺回路部のゲート絶縁膜の膜厚の制御を容易に行うことができ、かつ、パーティクル等による汚染を防止して、フローティングゲート電極を被覆する良質のキャパシタ絶縁膜を形成することができる半導体装置の製造方法を提供することを目的とする。【構成】パターニングされた第1の導電体膜28aを被覆してキャパシタ絶縁膜30aを形成した後、連続して第1及び第2の素子領域に第2の導電体膜31を形成し、その後、第1の素子領域の第1の導電体膜28a/キャパシタ絶縁膜30a/第2の導電体膜31をゲート長方向に所定の幅でパターニングして第1のゲート部33aを形成するとともに、第2の素子領域に第2のゲート部33bを形成することを含み構成する。

請求項（抜粋）：

第1のゲート絶縁膜/フローティングゲート電極/キャパシタ絶縁膜/コントロールゲート電極からなる第1のゲート部を有する第1の素子領域と、第2のゲート絶縁膜/ゲート電極からなる第2のゲート部を有する第2の素子領域とを同一の半導体基板上に形成する半導体装置の製造方法において、前記第1及び第2の素子領域の半導体基板上にそれぞれ第1及び第2のゲート絶縁膜を形成した後、前記第1のゲート部となる領域及び前記第2のゲート部となる領域に閾値電圧を調整する導電型不純物をそれぞれイオン注入する工程と、前記第1及び第2の素子領域に第1の導電体膜を形成した後、前記第1の素子領域の第1の導電体膜を所定の幅でパターニングする工程と、前記パターニングされた第1の導電体膜を被覆してキャパシタ絶縁膜を形成し後、連続して前記第1及び第2の素子領域に第2の導電体膜を形成する工程と前記第1の素子領域の第1の導電体膜/キャパシタ絶縁膜/第2導電体膜を前記第1のゲート部として所定の幅寸法になるようにパターニングして前記第1のゲート絶縁膜/フローティングゲート電極/キャパシタ絶縁膜/コントロールゲート電極からなる第1のゲート部を形成するとともに、前記第2の素子領域に前記第2のゲート絶縁膜/ゲート電極からなる第2のゲート部を形成する工程とを有することを特徴とする半導体装置の製造方法。

IPC (2件)：

H01L 29/788 , H01L 29/792

引用特許：

審査官引用 (12件)

特開平3-126265
特開平3-227059
特開平2-025069

全件表示

前のページに戻る