半導体装置及びその製造方法

発明者： , , ,
出願人/特許権者：
代理人 (1件)：佐藤一雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-298439
公開番号（公開出願番号）：特開2002-110832
出願日： 2000年09月29日
公開日（公表日）： 2002年04月12日
要約：

【要約】【課題】高速、低消費電力のトランジスタ、特にひずみSiをチャネルとして有する電界効果トランジスタ、およびヘテロバイポーラトランジスタを集積化することを目的とする。【解決手段】絶縁膜上に薄膜SiGeバッファ層とひずみSiチャネルを積層したMOSFETおよび、同じく薄膜SiGe層上にエピタキシャル成長したSiGeベース層およびその上のSiエミッタ層を有するHBTを複合化した構造を採用する。またMOSFETを構成する部分の絶縁膜上の薄膜SiGe層の厚さを、HBTを構成する部分のそれより薄くする。さらにMOSFETを構成する部分の絶縁膜上の薄膜SiGe層のGe組成を、HBTを構成する部分のそれより高くする。

請求項（抜粋）：

絶縁層の上に電界効果型素子とバイポーラ型素子とが設けられてなる半導体装置であって、前記電界効果型素子は、前記絶縁層の上に形成された第1のIV族半導体からなるバッファ層と、前記バッファ層の上に設けられ前記第1のIV族半導体よりも格子定数の小さい第2のIV族半導体からなるひずみ半導体層と、を有し、前記ひずみ半導体層にチャネル領域とソース領域及びドレイン領域が設けられてなり、前記バイポーラ型素子は、前記絶縁層の上に形成された第3のIV族半導体からなるコレクタ層と、前記コレクタ層の上に設けられ前記第3のIV族半導体と略同一の格子定数を有する第4のIV族半導体からなるベース層と、前記ベース層の上に設けられ、前記第3及び第4のIV族半導体よりも格子定数の小さい第5のIV族半導体からなるエミッタ層と、を有することを特徴とする半導体装置。

IPC (9件)：

H01L 21/8249 , H01L 27/06 , H01L 21/76 , H01L 21/8222 , H01L 27/12 , H01L 29/165 , H01L 21/331 , H01L 29/73 , H01L 29/786

FI (11件)：

H01L 27/12 E , H01L 27/12 B , H01L 29/165 , H01L 27/06 321 A , H01L 21/76 R , H01L 27/06 101 U , H01L 27/06 321 B , H01L 29/72 , H01L 29/78 613 A , H01L 29/78 618 B , H01L 29/78 618 E

Fターム (95件)：

5F003AP00 , 5F003AZ01 , 5F003AZ03 , 5F003BA91 , 5F003BA92 , 5F003BB00 , 5F003BB04 , 5F003BB07 , 5F003BB08 , 5F003BC01 , 5F003BC04 , 5F003BE00 , 5F003BE07 , 5F003BE90 , 5F003BF06 , 5F003BG03 , 5F003BG06 , 5F003BH06 , 5F003BH18 , 5F003BH99 , 5F003BJ15 , 5F003BM01 , 5F003BP06 , 5F003BP31 , 5F003BP36 , 5F003BP41 , 5F003BP94 , 5F032AA07 , 5F032AA09 , 5F032CA17 , 5F032CA18 , 5F032DA43 , 5F032DA45 , 5F032DA60 , 5F032DA71 , 5F032DA74 , 5F048AA00 , 5F048AC05 , 5F048BA04 , 5F048BA09 , 5F048BA14 , 5F048BA16 , 5F048BB05 , 5F048BB09 , 5F048BB11 , 5F048BD00 , 5F048BD01 , 5F048BD09 , 5F048BE01 , 5F048BF03 , 5F048CA00 , 5F048CA03 , 5F048CA14 , 5F048DA25 , 5F082AA06 , 5F082BA22 , 5F082BA31 , 5F082BA35 , 5F082BA47 , 5F082BC01 , 5F082BC09 , 5F082CA01 , 5F082DA03 , 5F082EA02 , 5F082EA10 , 5F082EA22 , 5F082EA27 , 5F082EA45 , 5F110AA01 , 5F110AA09 , 5F110BB04 , 5F110CC02 , 5F110DD05 , 5F110DD13 , 5F110EE01 , 5F110EE04 , 5F110EE09 , 5F110EE32 , 5F110EE42 , 5F110FF01 , 5F110FF02 , 5F110FF03 , 5F110FF04 , 5F110FF23 , 5F110GG01 , 5F110GG02 , 5F110GG07 , 5F110GG19 , 5F110GG47 , 5F110HJ13 , 5F110HL03 , 5F110NN02 , 5F110NN23 , 5F110NN71 , 5F110QQ17

引用特許：

審査官引用 (5件)

バーチカル・ヘテロ接合バイポーラ・トランジスタおよびその製造方法
公報種別：公開公報出願番号：特願平7-076056 出願人：インターナショナル・ビジネス・マシーンズ・コーポレイション
半導体集積回路装置
公報種別：公開公報出願番号：特願平4-235389 出願人：株式会社日立製作所
半導体装置,半導体装置の製造方法,半導体基板および半導体基板の製造方法
公報種別：公開公報出願番号：特願平10-197911 出願人：株式会社日立製作所

全件表示

前のページに戻る