特許

J-GLOBAL ID：200903039267143098

半導体装置の製造方法

発明者： 野口 充宏
出願人/特許権者： 株式会社東芝
代理人 (1件)： 外川 英明
公報種別：公開公報
出願番号（国際出願番号）：特願平11-221723
公開番号（公開出願番号）：特開2001-053016
出願日： 1999年08月04日
公開日（公表日）： 2001年02月23日
要約：

【要約】【課題】不純物添加した半導体層から750°C以下の熱工程の固相拡散によって形成するpn接合において、リーク電流を削減する方法およびリーク電流を削減した半導体装置を提供する。【解決手段】第1の導電性の第1の半導体を、弗化水素を0.1%から10%までの範囲の重量パーセントで含み、界面活性剤を0.01%から10%までの範囲の重量パーセントで含む水溶液に浸すことにより、第1の半導体の表面に形成された酸化膜を取り除き、前記水溶液中でその場で前記第1の半導体表面に前記界面活性剤でコートする工程と、前記界面活性剤でコートした前記第1の半導体上に第2導電性を示す不純物を有するアモルファス半導体を堆積する工程と、前記アモルファス半導体を結晶化させ、前記第2導電性を示す不純物を前記第1の半導体膜中に固相拡散させpn接合を形成するpn接合形成方法。

請求項（抜粋）：

シリコンを含む第1導電型の第1の半導体の表面を、弗化水素(0.1%以上10%以下の重量パーセント)および界面活性剤(0.01%以上10%以下の重量パーセント)とからなる水溶液に浸漬し、前記第1の半導体の表面に形成された酸化膜を取り除き、前記第1の半導体の表面を前記界面活性剤でコートする工程と、前記界面活性剤でコートした前記第1の半導体の表面に第2の導電型の第2の半導体を堆積する工程と、前記第2の半導体から固相拡散させることにより前記第1の半導体に第2導電型の反転領域を形成することを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L 21/225 ,  H01L 21/304 647 ,  H01L 29/78

FI (3件)：

H01L 21/225 P ,  H01L 21/304 647 B ,  H01L 29/78 301 S

Fターム (31件)：

5F040DA01 ,  5F040DA11 ,  5F040DA12 ,  5F040DC01 ,  5F040DC10 ,  5F040EC01 ,  5F040EC04 ,  5F040EC07 ,  5F040EC08 ,  5F040EC13 ,  5F040ED03 ,  5F040ED04 ,  5F040EF01 ,  5F040EF02 ,  5F040EF11 ,  5F040EH02 ,  5F040EH07 ,  5F040EK01 ,  5F040EK05 ,  5F040FA03 ,  5F040FA05 ,  5F040FA07 ,  5F040FA16 ,  5F040FA17 ,  5F040FA19 ,  5F040FB03 ,  5F040FB07 ,  5F040FB08 ,  5F040FC00 ,  5F040FC05 ,  5F040FC22