特許
J-GLOBAL ID：200903039282725613
低雑音集積増幅回路の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
原 謙三 (外3名)
公報種別：公表公報
出願番号（国際出願番号）：特願2001-508585
公開番号（公開出願番号）：特表2003-504905
出願日： 2000年05月30日
公開日（公表日）： 2003年02月04日
要約：
【要約】低雑音集積増幅回路の製造方法本発明は、コモンエミッタのバイポーラトランジスタ(T1)又はコモンソースの電界効果トランジスタを備えた入力段を有する低雑音集積増幅回路の製造方法に関し、集積増幅回路(1)の製造のプロセスパラメータの最適な選択、又は、1以上の集積された構成要素の幾何学パラメータ若しくは集積増幅回路(1)の構成要素の大きさの内少なくとも一方の最適な選択によって、雑音指数が生成抵抗(RG)の実部に依存する増幅器回路の雑音指数(F(RG))が、予め設定された出力インピーダンス(ZA)の実部の値が存在する範囲内において、予め設定された雑音指数(Fdesired)よりも小さくすることにより、増幅器回路(1)の上流に接続された伝送素子(3)の予め設定された出力インピーダンス(ZA)の実部に対する、増幅器回路(1)のノイズマッチングが行われる。予め設定された出力インピーダンス(ZA)に対する、増幅器回路(1)の入力インピーダンス(ZE)の必要とされるパワーマッチングは、トランジスタ(T1)のコレクタの実際の負荷(ZL)が、ミラー効果を考慮して、予め設定された出力インピーダンス(ZA)の複素共役に等しい入力インピーダンス(ZE)を発生する、複素電圧ゲインを生み出すように選択されることによって、実行される。
請求項（抜粋）：
コモンエミッタのバイポーラトランジスタ(T1)、又は、コモンソースの電界効果トランジスタを備えた入力段を有する低雑音集積増幅回路の製造方法であって、 小型化のために以下の各ステップが遂行されるものであり、 a)最初に、第1ステップでは、増幅器回路(1)の上流に接続された伝送素子(3)の予め設定された出力インピーダンス(ZA)の実部に対する、増幅器回路(1)のノイズマッチングが次の特徴点により実行され、 上記特徴点は、集積増幅器回路(1)の製造に関するプロセスパラメータの第1の決定、又は、1つ以上の集積された各構成要素の幾何学パラメータ(rb)若しくは集積増幅器回路(1)の各構成要素の大きさの第1の決定、又は、コレクタ電流若しくはドレイン電流の第1の決定により、 増幅器回路における、生成抵抗(RG)の実部に依存する雑音指数(F(RG))内に存在する範囲が、予め設定された出力インピーダンス(FA)の実部の値の範囲内になり、かつ、予め設定された雑音指数(Fdesired)よりも小さくなることであり、 集積増幅回路(1)のパラメータの第1決定のケースにおいては、最小の雑音指数(Fopt)が、予め設定された雑音指数(Fdesired)以下となり、かつ、予め設定された公差内にて、最適の生成抵抗(RGopt)が、予め設定された出力インピーダンス(ZA)に対応する場合ならば、最小の雑音指数(Fopt)及び関連づけられた最適の生成抵抗(RGopt)は決定され、関連づけられたパラメータは、増幅回路(1)を実現するために用いられ、一方、上記のケースでないならば、第1の決定に代わる、別の新しい決定への置き換えが、第1の決定からずれた他のパラメータにより行われることであり、 b)続いて、第2ステップでは、増幅器回路(1)の入力インピーダンス(ZE)の、予め設定された出力インピーダンス(ZA)に対するパワーマッチングは、トランジスタ(T1)のコレクタの実際の負荷(ZL)が、ミラー効果を考慮して、予め設定された出力インピーダンス(ZA)の複素共役に等しい入力インピーダンス(ZE)を発生させる複素電圧ゲインを生じるような方法により選択される低雑音集積増幅回路の製造方法。
Fターム (17件)：
5J092AA01
, 5J092CA41
, 5J092CA43
, 5J092CA92
, 5J092FA16
, 5J092FA18
, 5J092HA02
, 5J092HA07
, 5J092HA10
, 5J092HA16
, 5J092HA25
, 5J092HA29
, 5J092HA33
, 5J092TA01
, 5J092TA02
, 5J092UR01
, 5J092UR02
