半導体不揮発性記憶装置

発明者： ,
出願人/特許権者：
代理人 (1件)：佐藤隆久
公報種別：公開公報
出願番号（国際出願番号）：特願平9-035283
公開番号（公開出願番号）：特開平10-241396
出願日： 1997年02月19日
公開日（公表日）： 1998年09月11日
要約：

【要約】【課題】冗長回路の面積増加を招くことなく、冗長効率を上がることができる半導体不揮発性記憶装置を提供する。【解決手段】副ビット線に複数、たとえば4個、8個のメモリトランジスタMTが接続されてなる正規メモリストリングDNRSGをマトリクス状に配置したDINOR型フラッシュメモリにおいて、冗長メモリストリングRDNRSGを構成する冗長メモリトランジスタTMTの数を正規メモリストリングDNRSGを構成するメモリトランジスタMTの数より少なく(2個に)したので、少ない冗長回路の面積で、従来より多いワード線不良を救済できる。

請求項（抜粋）：

副ビット線にそれぞれ異なるワード線に接続された複数のメモリセルが接続され、当該副ビット線が選択スイッチ手段を介して主ビット線に接続されたメモリストリングがマトリクス状に配置され、各メモリストリングの同一行に配置されたメモリセルは共通のワード線に接続された正規メモリセルアレイを有する半導体不揮発性記憶装置であって、上記正規メモリセルアレイに欠陥が存在する場合に行冗長ブロック単位で置換するための冗長メモリセルアレイであって、副ビット線に複数の冗長メモリセルが接続され、当該副ビット線が選択スイッチ手段を介して主ビット線に接続された冗長メモリストリングがマトリクス状に少なくとも1行配置され、冗長メモリストリングの同一行に配置された冗長メモリセルは共通の冗長ワード線に接続され、かつ当該冗長メモリストリングを構成する冗長メモリセルの数が上記正規メモリセルアレイのメモリストリングを構成をするメモリセル数より少ない冗長メモリセルアレイを備えた半導体不揮発性記憶装置。

IPC (3件)：

G11C 29/00 603 , G11C 16/04 , G11C 16/06

FI (3件)：

G11C 29/00 603 Z , G11C 17/00 625 , G11C 17/00 639 B

前のページに戻る