特許
J-GLOBAL ID:200903039311088296
システム・オン・チップのためのセキュリティ・アーキテクチャ
発明者:
,
,
,
,
出願人/特許権者:
代理人 (3件):
坂口 博
, 市位 嘉宏
, 上野 剛史
公報種別:公開公報
出願番号(国際出願番号):特願2004-184034
公開番号(公開出願番号):特開2005-018770
出願日: 2004年06月22日
公開日(公表日): 2005年01月20日
要約:
【課題】コードまたはデータあるいはその両方の認証と、保護された実行環境を提供すること。【解決手段】本発明は、コードまたはデータの認証のために、ローカル記憶域を動的に区分し、かつ区分解除することを提供する。ローカル記憶域は、隔離部と非隔離部に区分される。コードまたはデータは隔離部にロードされる。このコードまたはデータは、ローカル記憶域の隔離部中で認証される。認証後、このコードが実行される。実行後、付加プロセッサ・ユニットの隔離された領域内のメモリが消去され、付加プロセッサ・ユニットはローカル記憶域内の隔離部を区分解除する。【選択図】図1
請求項(抜粋):
アプリケーションを安全にロードし、実行するための方法であって、
付加プロセッサ複合体(APC)を隔離状態に移行させるステップと、
ロード・イメージを前記隔離されたAPCにロードするステップと、
前記隔離されたAPC中で前記ロード・イメージを認証するステップと、
前記ロード・イメージの認証に成功した場合、前記ロード・イメージを実行するステップと、
前記ロード・イメージをクリアするステップと、
前記ロード・イメージの実行が完了した後、前記APCのプロセッサをクリアされた非隔離状態に戻すステップとを含む方法。
IPC (3件):
G06F1/00
, G06F12/14
, G09C1/00
FI (6件):
G06F9/06 660D
, G06F12/14 510D
, G06F12/14 540A
, G06F12/14 560C
, G06F12/14 560D
, G09C1/00 660D
Fターム (11件):
5B017AA03
, 5B017AA07
, 5B017AA08
, 5B017BA01
, 5B017BA07
, 5B017BA08
, 5B017CA15
, 5B017CA16
, 5B076FA01
, 5B076FB01
, 5J104AA12
引用特許:
前のページに戻る