半導体装置及びその製造方法

発明者： ,
出願人/特許権者：
代理人 (1件)：前田弘 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-342064
公開番号（公開出願番号）：特開2001-160591
出願日： 1999年12月01日
公開日（公表日）： 2001年06月12日
要約：

【要約】【課題】隣接する下層配線間の領域に空孔を有する多層配線構造において、ショート不良を防止できるようにする。【解決手段】半導体基板上の絶縁膜の上に複数の下層配線113が形成されている。相対的に幅が狭い第1の配線間スペース114Aを介して隣接する第1の一対の下層配線113の上にそれぞれ設けられている各ビアコンタクト109は、該第1の一対の下層配線113が延びる方向に互いにオフセットするように配置されている。複数の下層配線113の上面の上に第1の層間絶縁膜が形成されており、ビアコンタクト109の上部は第1の層間絶縁膜の上面から突出している。第1の層間絶縁膜の上を含む絶縁膜の上に第2の層間絶縁膜が、第1の配線間スペース114Aに空孔が形成されるように堆積されている。

請求項（抜粋）：

基板上の絶縁膜の上に導電膜を堆積する第1の工程と、前記導電膜の上に第1の層間絶縁膜を堆積する第2の工程と、前記第1の層間絶縁膜に複数のビアコンタクトを、それぞれ前記導電膜に達するように形成する第3の工程と、前記第1の層間絶縁膜に対してエッチバックを行なって、前記複数のビアコンタクトのそれぞれの少なくとも上面を前記第1の層間絶縁膜から露出させる第4の工程と、前記導電膜をパターン化して、パターン化された前記導電膜からなり、前記複数のビアコンタクトのそれぞれと接続される複数の下層配線を形成すると共に、前記複数の下層配線の上面の上に第1の層間絶縁膜を残存させる第5の工程と、前記半導体基板の上に第2の層間絶縁膜を堆積する第6の工程と、前記第2の層間絶縁膜を平坦化して、前記複数のビアコンタクトのそれぞれを露出させる第7の工程と、前記第2の層間絶縁膜の上に、前記複数のビアコンタクトのそれぞれと接続する複数の上層配線を形成する第8の工程とを備え、前記第5の工程は、相対的に幅が狭い第1の配線間スペースを介して隣接する第1の一対の下層配線、及び相対的に幅が広い第2の配線間スペースを介して隣接する第2の一対の下層配線を形成する工程を含み、前記第6の工程は、前記第1の配線間スペースに空孔が形成されるように第2の層間絶縁膜を堆積する工程を含み、前記第3の工程は、前記複数のビアコンタクトのうち、前記第1の一対の下層配線の上にそれぞれ設けられる各ビアコンタクトを、前記第1の一対の下層配線が延びる方向に互いにオフセットするように配置する工程を含むことを特徴とする半導体装置の製造方法。

FI (3件)：

H01L 21/90 N , H01L 21/90 V , H01L 21/90 W

Fターム (26件)：

5F033HH10 , 5F033HH11 , 5F033JJ18 , 5F033JJ19 , 5F033JJ33 , 5F033KK08 , 5F033KK11 , 5F033KK18 , 5F033PP09 , 5F033QQ08 , 5F033QQ09 , 5F033QQ10 , 5F033QQ11 , 5F033QQ31 , 5F033QQ37 , 5F033QQ48 , 5F033QQ49 , 5F033RR04 , 5F033RR29 , 5F033SS01 , 5F033SS02 , 5F033SS15 , 5F033SS21 , 5F033TT02 , 5F033XX15 , 5F033XX31

前のページに戻る