特許
J-GLOBAL ID：200903039331480346
ダイナミック型半導体記憶装置
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平7-234514
公開番号（公開出願番号）：特開平9-082911
出願日： 1995年09月12日
公開日（公表日）： 1997年03月28日
要約：
【要約】【課題】 プレート電極の電位変動をより速やかに吸収できるプレート電極形状を実現できるDRAMを提供すること。【解決手段】 複数本のビット線BLと複数本のワード線WLとの各交点の2つに1つのメモリセルを配置し、ビット線BLの128本毎にワード線WLを低抵抗化するためのシャント部を設け、かつビット線BLよりも下層にセルキャパシタのプレート電極PLを設けたDRAMにおいて、ワード線WLのシャント部に挟まれた領域内で8本のビット線BL毎にBL間隔を他よりも広くし、この部分でプレート電極PLをビット線方向に接続したことを特徴とする。
請求項（抜粋）：
複数本のビット線と複数本のワード線との各交点にメモリセルを選択的に配置し、ビット線の複数本毎にワード線を低抵抗化するためのシャント部を設け、かつビット線よりも下層にセルキャパシタのプレート電極を設けたダイナミック型半導体記憶装置において、前記ビット線の間隔を、前記ワード線のシャント部に挟まれた領域内で少なくとも1箇所、他よりも広くしてなることを特徴とするダイナミック型半導体記憶装置。
IPC (2件)：
H01L 27/108
, H01L 21/8242
H01L 27/10 681 B
, H01L 27/10 681 A
