特許
J-GLOBAL ID：200903039341431807
半導体記憶装置
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
高田 守
公報種別：公開公報
出願番号（国際出願番号）：特願平5-231701
公開番号（公開出願番号）：特開平7-085675
出願日： 1993年09月17日
公開日（公表日）： 1995年03月31日
要約：
【要約】【目的】 半導体記憶装置のアクセス時間の高速化。【構成】 メモリセルデータが読み出される共通信号線と、共通信号線の電位差を検知する増幅器を備え、前記共通信号線に、前記増幅器の動作に必要な電位差がでた時点で、前記、共通信号線のイコライズを開始した。また、複数のメモリセルアレイを備えた半導体記憶装置において、メモリセルデータを読み出す第1の共通信号線と、第1の共通信号線が接続された、第2の共通信号線を備え、前記第1の共通信号線は、活性状態において書き込み動作の後のみ動作させた。
請求項（抜粋）：
メモリセルからのデータに対応した電位が出力される第1の信号線および第2の信号線、上記第1の信号線および第2の信号線の電位が入力され、第1の信号線の電位が第2の信号線の電位より第1の所定電圧以上高いと第1のレベルとなり、上記第1の信号線の電位が第2の信号線の電位より第2の所定電圧以上低いと第2のレベルとなるリードデータを出力する増幅回路、アドレス信号を受け、このアドレス信号の変化に応答して第3のレベルから第4のレベルとなり、第1の信号線と第2の信号線との電位差の絶対値が上記第1の所定電圧と第2の所定電圧のどちらかの電圧になるのに応じて第3のレベルとなるイコライズ信号を出力するイコライズ信号発生回路、上記第1の信号線および第2の信号線に接続され、上記イコライズ信号を受け、このイコライズ信号が第3のレベルであると上記第1の信号線および第2の信号線の電位をイコライズし、上記イコライズ信号が第4のレベルであると上記第1の信号線および第2の信号線の電位のイコライズを中止する信号線イコライズ回路を備えた半導体記憶装置。
IPC (2件)：
FI (2件)：
G11C 11/34 M
, G11C 11/34 353 F
