半導体装置およびその製造方法

発明者： , , ,
出願人/特許権者：
代理人 (1件)：前田弘 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-017686
公開番号（公開出願番号）：特開平8-213342
出願日： 1995年02月06日
公開日（公表日）： 1996年08月20日
要約：

【要約】【目的】電気抵抗の小さいかつ簡素なプロセスで製造可能なポリシリコンからなるローカル配線を有する半導体装置及びその製造方法を提供する。【構成】電極部シリサイド層9aを付設したポリシリコン電極4aと、ゲート酸化膜3aと、基板部シリサイド層9dを付設したソース・ドレイン領域8とを備えたFETを搭載する。さらに、フィールド酸化膜2の上から活性領域内まで延びる第1ポリシリコン配線4bと、第1ポリシリコン配線4bの上面と各側面全体とに接する配線部シリサイド層9bとを設ける。この配線部シリサイド層9bを基板部シリサイド層9dに接続させて、配線部シリサイド層9bを含むポリシリコン配線4bをローカル配線として機能させる。ローカル配線のシリサイド層の断面積が大幅に増加して、配線抵抗値を大幅に低減できる。製造工程で、アモルファスシリコン膜の形成が不要となり、工程が簡素にかつ安定となる。

請求項（抜粋）：

シリコン基板の活性領域を取り囲むフィールド絶縁膜と、上記活性領域内のシリコン基板の上に設けられゲートとして機能するポリシリコン電極と、該ポリシリコン電極の両側方に形成され絶縁膜からなる電極部サイドウォールと、活性領域の上記ポリシリコン電極の両側方に位置するシリコン基板に形成されたソース・ドレイン領域と、上記ポリシリコン電極の少なくとも上面に接して形成されシリコンと金属との化合物からなる電極部シリサイド層と、上記ソース・ドレイン領域の上面に接して形成されシリコンと金属との化合物からなる基板部シリサイド層とを有するFETと、上記フィールド絶縁膜の上から上記活性領域内の上記ポリシリコン電極の側方に位置するシリコン基板面の上にまで延びるポリシリコン配線と、該ポリシリコン配線の上面と各側面全体とに接して形成されシリコンと金属との化合物からなる配線部シリサイド層とを備え、上記配線部シリサイド層は、上記ポリシリコン配線先端の側面上の基端部で上記基板部シリサイド層に接続されていて、配線部シリサイド層を含むポリシリコン配線がローカル配線として機能することを特徴とする半導体装置。

IPC (4件)：

H01L 21/28 301 , H01L 21/3205 , H01L 29/78 , H01L 21/336

FI (3件)：

H01L 21/88 Q , H01L 29/78 301 L , H01L 29/78 301 S

引用特許：

審査官引用 (5件)

半導体装置及び半導体装置の製造方法
公報種別：公開公報出願番号：特願平4-025124 出願人：セイコーエプソン株式会社
特開平2-094445
半導体装置およびその製造方法
公報種別：公開公報出願番号：特願平5-193071 出願人：日本電気株式会社

全件表示

前のページに戻る