メモリ回路

発明者：
出願人/特許権者：
代理人 (1件)：佐藤隆久
公報種別：公開公報
出願番号（国際出願番号）：特願平6-138726
公開番号（公開出願番号）：特開平8-007561
出願日： 1994年06月21日
公開日（公表日）： 1996年01月12日
要約：

【要約】【目的】ビット線間のクロストークの影響を防止でき、書き込み時のノイズ低減、消費電力の低減を図ることができるメモリ回路を実現する。【構成】ビット線対BL0およびBL0B〜BL7およびBL7Bを、カラム方向において一つおきに同一群となるように2つの群に分割し、各群単位で選択するように構成する。これにより、センスアンプ動作前に書き込みデータをビット線に転送できることから、ビット線間のクロストークの影響を防止でき、書き込み時のノイズ低減、消費電力の低減を図ることができる。

請求項（抜粋）：

ビット線が接続された複数のセンスアンプを有するメモリ回路であって、上記複数のビット線が少なくとも一のビット線からなる複数のビット線群に分割され、各ビット線群毎にビット線電位を初期設定する設定回路を有するメモリ回路。

引用特許：

審査官引用 (3件)

特開平4-177691
特開平2-091883
特開昭62-006489

前のページに戻る