特許
J-GLOBAL ID：200903039359208382
電子機器
発明者：
出願人/特許権者：
代理人 (1件)：
佐藤 成示 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-337944
公開番号（公開出願番号）：特開平10-177877
出願日： 1996年12月18日
公開日（公表日）： 1998年06月30日
要約：
【要約】【課題】 各回路基板に対するハーネスの誤接続を、早期に発見できるようにした電子機器を提供すること。【解決手段】 制御回路基板2dを具備したカバー部2と、電源回路基板3dを具備したベース部3とを嵌合して構成し、制御回路基板2dと電源回路基板3dとをハーネスL1,L2,L5,L6によりコネクタ接続して各基板2d,3dより信号を伝送するようにした電子機器において、該ハーネスL2,L5,L6に未接続検知線を設けると共に、未接続検知線L2aに接続し、コネクタの未接続および誤接続を検出する未接続検知回路5eを設けた。
請求項（抜粋）：
制御回路基板を具備したカバー部と、電源回路基板を具備したベース部とを嵌合して構成し、制御回路基板と電源回路基板とをハーネスによりコネクタ接続して各基板より信号を伝送するようにした電子機器において、該ハーネスに未接続検知線を設けると共に、未接続検知線に接続し、コネクタの未接続および誤接続を検出する未接続検知回路を設けたことを特徴とする電子機器。
IPC (2件)：
FI (2件)：
H01R 13/64
, H01R 23/68 Z
