特許
J-GLOBAL ID：200903039363713059
半導体装置の製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
鈴木 敏明
公報種別：公開公報
出願番号（国際出願番号）：特願平3-173787
公開番号（公開出願番号）：特開平5-021751
出願日： 1991年07月15日
公開日（公表日）： 1993年01月29日
要約：
【要約】【目的】 本発明は、半導体装置の中でもDRAMのメモリセルが微細化されてもそのキャパシタ容量が十分得られる構造の製造方法を提供するものである。【構成】 前記目的のために、本発明ではポリシリコンによるストレージ電極の形状を、そのポリシリコンの成長を2回行ないエッチングにより積層構造を有するようにしたものであり、さらに第2の発明としてその表面を凹凸状にしたものである。
請求項（抜粋）：
(a) 半導体基板上に下層導電層を形成する工程と、(b) 前記下層導電層上に中間絶縁膜を形成した後に前記中間絶縁膜に開孔部を形成し、前記開孔部底部に前記下層導電層の一部を露出させる工程と、(c) 前記開孔部を含めた前記半導体基板上に第1のストレージ電極となる第1のポリシリコンをパターニングする工程と、(d) 前記中間絶縁膜をエッチングして前記中間絶縁膜の膜厚を減少させ、前記第1のストレージ電極の下部を露出させる工程と、(e) 前記第1のストレージ電極表面を含めた前記半導体基板上に第2のポリシリコンを成長させ、前記第2のポリシリコンを前記第1のストレージ電極をマスクとしてエッチングして前記第1のストレージ電極の下方の前記中間絶縁膜上に第2のストレージ電極を形成する工程とを有することを特徴とする半導体装置の製造方法。
引用特許：
前のページに戻る
