特許

J-GLOBAL ID：200903039370104947

セラミック静電チャック及びその製造方法。

発明者： パーケ ヴィージェイ
出願人/特許権者： アプライド マテリアルズ インコーポレイテッド
代理人 (1件)： 中村 稔 (外9名)
公報種別：公表公報
出願番号（国際出願番号）：特願2000-523753
公開番号（公開出願番号）：特表2001-525617
出願日： 1998年10月26日
公開日（公表日）： 2001年12月11日
要約：

【要約】処理装置内に基板を保持するための、多層化されたセラミック静電チャックが提供される。このチャックは、上面を有する第1の層と、この第1の層の上面に設けられた第2の層と、第2の層の上部に設けられた第3の層を有する。この第2の層はチャックの製造工程中に第3の層の固有抵抗を変へる。チャックの固有抵抗はジョンセン-ラーベック効果の確立を容易にする値へ減少され、室温でのウエハ処理を向上する。

請求項（抜粋）：

処理チャンバないに基板を保持するための多層化されたセラミック静電チャックであって、 上面を有する第1の層と、 前記第1の層の上面上に設けられた第2の層と、 前記第2の層の上部に設けられた第3の層とを有し、 前記第2の層は第1の層の固有抵抗を変えることを特徴とする静電チャック。

IPC (3件)：

H01L 21/68 ,  C04B 35/581 ,  H02N 13/00

FI (3件)：

H01L 21/68 R ,  H02N 13/00 D ,  C04B 35/58 104 Y

Fターム (13件)：

4G001BA36 ,  4G001BA60 ,  4G001BB36 ,  4G001BB60 ,  4G001BC17 ,  4G001BC34 ,  4G001BD38 ,  4G001BE32 ,  5F031CA02 ,  5F031HA02 ,  5F031HA03 ,  5F031HA16 ,  5F031HA37