特許

J-GLOBAL ID：200903039405867272

トランジスタおよびトランジスタの製造方法

発明者： 小瀧 浩 ,  三橋 克典
出願人/特許権者： シヤープ株式会社
代理人 (1件)： 青山 葆 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-227887
公開番号（公開出願番号）：特開平5-067632
出願日： 1991年09月09日
公開日（公表日）： 1993年03月19日
要約：

【要約】【目的】 リーク電流を低減できる高性能トランジスタの製造方法を提供する。【構成】 半導体基板11上に被着された多結晶シリコン膜13に選択的に形成した酸化膜14をウエットエッチングによって除去して半導体基板11を露出させた凹部にゲート電極16を形成する。多結晶シリコン膜13を介して不純物を半導体基板11に注入して活性化してLDD構造を形成する。チタン金属を被着してアンモニア雰囲気中において500°C〜600°Cの温度で急速熱処理を行ってTi5Si3膜を形成し、更にアンモニア雰囲気中において700°C以上の温度で急速熱処理を行って、上記Ti5Si3膜における表面側をTiN膜に変える一方上記半導体基板側をTiSi2に変える。こうして、半導体基板11を露出させた凹部をバーズビーク形状によって滑らかにし、電界集中が起こらないようにしてリーク電流を低減する。

請求項（抜粋）：

半導体基板上に被着された多結晶シリコン膜に設けられて上記半導体基板に至る凹部に、ゲート電極の凸部をゲート酸化膜を介在させて嵌合したトランジスタにおいて、上記多結晶シリコン膜に設けられた凹部におけるエッジ部、および、その凹部に嵌合されるゲート電極の凸部におけるエッジ部を滑らかに成したことを特徴とするトランジスタ。

IPC (3件)：

H01L 21/336 ,  H01L 29/784 ,  H01L 21/28 301

FI (2件)：

H01L 29/78 301 P ,  H01L 29/78 301 L