特許

J-GLOBAL ID：200903039422842062

ショットキーバリア半導体装置

発明者： 四方 秀明
出願人/特許権者： ローム株式会社
代理人 (1件)： 河村 洌
公報種別：公開公報
出願番号（国際出願番号）：特願平11-118714
公開番号（公開出願番号）：特開2000-312013
出願日： 1999年04月26日
公開日（公表日）： 2000年11月07日
要約：

【要約】【課題】 逆方向特性の耐圧が100V以上の超高耐圧で、かつ、順方向電圧降下が小さいショットキーバリア半導体装置を提供する。【解決手段】 n+ 形の半導体基板1上に、n- 形のエピタキシャル成長層2が、たとえば15μm以上の厚さに設けられている。そのエピタキシャル成長層2の動作領域で、半導体基板1との境界部から上方にかけて、n++形の埋込層6が設けられている。そして、埋込層6の外周部でエピタキシャル成長層2の表面側にp+ 形のガードリング4が形成されている。さらに、そのガードリング4の内側で埋込層6上のエピタキシャル成長層2の表面側に凹部7が形成され、凹部7に露出するエピタキシャル成長層2の表面上に、モリブデン(Mo)やチタン(Ti)などの半導体層2とショットキーバリア(ショットキー接合)を形成する金属層3が前述のガードリング4にかかるように設けられている。

請求項（抜粋）：

第1導電形の半導体基板と、該半導体基板上にエピタキシャル成長により設けられる第1導電形で前記半導体基板より不純物濃度が低いエピタキシャル成長層と、該エピタキシャル成長層と前記半導体基板との境界部から前記エピタキシャル成長層の表面側に広がって設けられる第1導電形で該エピタキシャル成長層より不純物濃度が高い埋込層と、該埋込層の外周部で前記エピタキシャル成長層の表面側に形成される第2導電形のガードリングと、該ガードリングの内側で前記埋込層上の前記エピタキシャル成長層の表面側に形成される凹部と、該凹部の露出面に前記ガードリングにかかるように設けられるショットキーバリアを形成する金属層とからなるショットキーバリア半導体装置。

IPC (3件)：

H01L 29/872 ,  H01L 29/861 ,  H01L 29/93

FI (3件)：

H01L 29/48 F ,  H01L 29/93 S ,  H01L 29/91 D

Fターム (6件)：

4M104AA01 ,  4M104BB13 ,  4M104CC03 ,  4M104FF35 ,  4M104GG03 ,  4M104GG18