特許
J-GLOBAL ID：200903039431050659
容量素子およびその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
岩橋 文雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-265535
公開番号（公開出願番号）：特開2003-078111
出願日： 2001年09月03日
公開日（公表日）： 2003年03月14日
要約：
【要約】【課題】 強誘電体薄膜を用いたメモリセルキャパシタの面積拡大と電界集中の緩和をしつつ、下部電極からの引き出し位置及び電極形状の制約を緩和し、回路設計の自由度を高める。【解決手段】 シリコン基板1上に絶縁膜5を形成する。次に、絶縁膜5上に下部電極7を形成する。次に、下部電極7上に強誘電体薄膜からなる容量絶縁膜8を形成する。次に、容量絶縁膜8上に上部電極9を形成する。ここで、容量絶縁膜8と下部電極7との界面形状または容量絶縁膜8と上部電極9との界面形状のうち少なくともいずれか一方を、半円筒形または台形に形成する。
請求項（抜粋）：
シリコン基板上に絶縁膜を介して形成された下部電極と、前記下部電極上に形成された強誘電体薄膜からなる容量絶縁膜と、前記容量絶縁膜上に形成された上部電極とからなり、前記容量絶縁膜と下部電極との界面形状または前記容量絶縁膜と上部電極との界面形状のうち少なくともいずれか一方が、半円筒形または台形であることを特徴とする容量素子。
Fターム (7件)：
5F083FR02
, 5F083GA09
, 5F083GA19
, 5F083MA06
, 5F083MA17
, 5F083PR04
, 5F083PR06
