特許
J-GLOBAL ID：200903039434538261
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
野河 信太郎
公報種別：公開公報
出願番号（国際出願番号）：特願2000-276465
公開番号（公開出願番号）：特開2002-093897
出願日： 2000年09月12日
公開日（公表日）： 2002年03月29日
要約：
【要約】【課題】STI法によって素子分離領域を形成する際に、トレンチ上端部の半導体基板の露出を確実に防止しながら、製造工程の簡略化、素子の微細化に対応することができる半導体装置の製造方法を提供することを目的とする。【解決手段】(a)半導体基板上に第1保護膜及び第2保護膜を順次堆積する工程と、(b)前記第1及び第2保護膜の素子分離領域に対応する領域に開口を形成する工程と、(c)得られた第2保護膜をマスクとして用いて半導体基板に溝を形成する工程と、(d)該溝を含む前記半導体基板上に第3絶縁膜及び第4絶縁膜を順次積層する工程と、(e)少なくとも第3絶縁膜の表面が露出するまで第4絶縁膜を研磨する工程と、(f)前記半導体基板表面を露出させる工程とを含むことにより半導体基板に素子分離領域を形成する半導体装置の製造方法。
請求項（抜粋）：
(a)半導体基板上に第1保護膜及び第2保護膜を順次堆積する工程と、(b)前記第1及び第2保護膜の素子分離領域に対応する領域に開口を形成する工程と、(c)開口が形成された前記第2保護膜をマスクとして用いて半導体基板に溝を形成する工程と、(d)該溝を含む前記半導体基板上に第3絶縁膜及び第4絶縁膜を順次積層する工程と、(e)少なくとも前記第3絶縁膜の表面が露出するまで前記第4絶縁膜を研磨する工程と、(f)前記半導体基板表面を露出させる工程とを含むことにより、半導体基板に素子分離領域を形成することを特徴とする半導体装置の製造方法。
Fターム (13件)：
5F032AA34
, 5F032AA44
, 5F032AA46
, 5F032AA49
, 5F032AA77
, 5F032CA17
, 5F032DA02
, 5F032DA03
, 5F032DA04
, 5F032DA23
, 5F032DA24
, 5F032DA25
, 5F032DA33
