半導体装置

発明者：
出願人/特許権者：
代理人 (1件)：則近憲佑
公報種別：公開公報
出願番号（国際出願番号）：特願平5-123001
公開番号（公開出願番号）：特開平6-334146
出願日： 1993年05月26日
公開日（公表日）： 1994年12月02日
要約：

【要約】【目的】基板バイアス効果のないSGTに代表される3次元MOSトランジスタ構造を提供する。【構成】基板1上に形成される柱状半導体層4と、この柱状半導体層の上部と下部に形成されるソース・ドレイン拡散層と、前記柱状半導体層4の側面を取りまくゲート絶縁膜5と、このゲート絶縁膜を介して形成されるゲート電極6と、前記柱状半導体層4に設けられた絶縁膜9とを有する。

請求項（抜粋）：

基板上に形成される柱状半導体層と、この柱状半導体層の上部と下部に形成されるソース・ドレイン拡散層と、前記柱状半導体層の内部に柱の高さ方向に延在して設けられる絶縁領域と、前記柱状半導体層の側面を取りまくゲート絶縁膜と、このゲート絶縁膜を介して形成されるゲート電極とを有することを特徴とする半導体装置。

引用特許：

審査官引用 (5件)

特開平2-014563
特開昭63-172458
特開昭62-169475

全件表示

前のページに戻る